Xilinx Vitis Core Development Kit 2025.2.1_Win+Linux

一、软件简介Xilinx Vitis Core Development Kit简称 Vitis 核心开发套件是 AMD Xilinx 推出的统一异构计算开发平台 2025.2.1 稳定迭代版本专为赛灵思 FPGA、Zynq-7000、Zynq UltraScale、Versal 全系列自适应 SoC 器件打造。套件整合硬件逻辑开发、嵌入式软件编译、AI 加速、系统级调试一体化工具链脱离传统 Vivado 单一硬件开发局限实现硬件可编程逻辑PL 嵌入式处理器PSAI 引擎AIE协同开发2025.2.1 作为增量维护版本修复前代功能缺陷并优化编译、仿真、部署流程面向硬件工程师、嵌入式开发、AI 边缘部署人员提供标准化开发环境是自适应计算芯片的核心基础开发套件。Vitis Core Development Kit 通过统一安装程序提供安装包中已标配包含Vivado Design Suite、Vitis Model Composer和Vitis HLS用户无需单独下载 Vivado。该平台将设计、验证和加速所需的功能整合到统一环境中支持 Windows 和 Linux 双系统。软件基础信息Xilinx Vitis Core Development Kit 2025.2.1 集成 Vitis、Vivado、PetaLinux 全套 EDA 开发工具专为 Xilinx FPGA、Zynq SoC、Versal ACAP 自适应计算平台打造嵌入式软件与硬件加速应用开发环境是当前工业级 FPGA 全栈开发主流工具包。软件版本2025.2.1发布年份2026 年开发厂商XilinxAMD 赛灵思系统架构纯 64 位程序界面语言英文授权说明内置激活机制可解锁套件自带 IP 核、Beta 器件支持 RDP 远程会话使用安装镜像通用一体化镜像Xilinx_Unified_2025_2_1_0320_0604.iso包含全部工具版本轻量 Vivado Lab 版可单独使用独立镜像Xilinx_Vivado_Lab_2025_2_1_0320_0604.iso二、主要功能1. AI 引擎增强设计流程数据类型扩展新增块浮点类型 MX6、MX4以及 cbfloat16仿真模式并增强了 cfloat 与 cbfloat16 在 FFT 和矩阵乘法函数中的支持cint16 和 cint32 现支持在 FFT 中使用 cint16 旋转因子类型。编程模型更新支持创建只读共享缓冲区、AIE-ML 和 AIE-ML v2 的重复 MEM Tile 读取访问、DMA-FIFO 支持Ping-pong 缓冲区可跨越两个相邻 MEM Tile支持本地 Tile 存储器的共享参数为 AIE-ML 和 AIE-ML v2 提供包交换增强功能。2. DSP 库函数增强面向 Versal AI 引擎的 DSP 库新增以下功能累积和Cumulative Sum欧几里得距离Euclidean Distance通过 RTP 更新或 LUT 调用的函数逼近支持包交换的增强型 TDM FIR节省 PLIO利用 AIE PL 的增强型 1D FFT减少 PL 资源需求吞吐量优化的增强型 FIR3. AI 引擎映射器与路由器改进编译器将探索不同的布局方案以实现更高效的实现。4. 验证与仿真增强Vitis 功能仿真工作流支持 C早期访问支持使用 MATLAB 和 Python 测试平台进行硬件在环仿真早期访问5. Vitis Model Composer 增强SSR超采样率设计流程易用性更新早期访问AI 引擎和 HDL 新增模块AIE/AIE-ML/AIE-ML v2相关性/卷积等HDL 库模块FFT新增 SSR32、64 原生浮点支持、FIR支持带 SSR 的分数倍内插6. Vitis IDE 嵌入式开发增强用于更新构建配置的 Python APIPS Trace 默认对支持的核可见调试增强Watch View 和 Register View 中更新值高亮显示支持取消或终止后端任务统一平台 BSP 文件路径Linux 和 WindowsTheia AI 集成早期访问支持开发者使用偏好的 LLM 和代码助手使用 Python API 创建 DFX 平台支持工作区备份或共享增强配置文件日志记录新增Integration Project组件三、适合行业工业自动化伺服驱动、运动控制、工业视觉检测、PLC 异构控制单元开发边缘人工智能机器视觉识别、实时图像推理、低功耗端侧 AI 加速设备通信射频5G/6G 射频前端、软件无线电 SDR、高速数据收发、信号处理板卡航空航天高可靠嵌入式控制系统、星载实时数据处理、抗辐射 FPGA 固件开发医疗电子医学影像采集、便携式诊断设备、实时生物信号处理终端汽车电子车载 ADAS 视觉感知、车载实时控制、车规级 Zynq SoC 开发测试测量高速示波器、信号发生器、数据采集卡、自动化测试设备四、系统要求Windows 平台操作系统Windows 10 64 位专业版、Windows 11 64 位不支持 32 位系统处理器Intel i7/i9、AMD Ryzen7 及以上多核 CPU推荐 8 核及以上内存最低 16GB大型 AIE / 大型 FPGA 工程推荐 32GB~64GB硬盘安装空间≥40GB配套工程缓存建议预留 100GB 以上 NVMe 固态硬盘显卡支持 OpenGL 4.5独立显卡 4GB 显存以上用于波形与 AI 可视化其他管理员安装权限、关闭防火墙拦截 JTAG 驱动、安装对应 USB 下载器驱动Linux发行版Red Hat Enterprise Workstation/Server8.10、9.4、9.5、9.6、10.0SUSE Linux Enterprise15 SP4、15 SP6、15 SP7Amazon Linux 2 AL2023 LTSAlmaLinux8.10、9.4、9.5、9.6、10.0Ubuntu22.04.3-22.04.5 LTS、24.04 LTS、24.04.1、24.04.2 LTS需注意libtinfo.so.5依赖Rocky Linux8.10、9.6、10.0Linux 平台推荐开发环境处理器x86_64 架构多核处理器内存最低 16GB大型综合工程 32GB 起步硬盘40GB 以上安装空间SSD 优先依赖库预装 gcc、cmake、libusb、python3、图形界面基础库关闭 SELinux 限制权限sudo 管理员权限支持 USB JTAG 设备无权限访问配置器件硬件适配完整兼容 Zynq-7000、Zynq UltraScale MPSoC、Versal ACAP 全系列器件支持主流开发板与自定义硬件板卡。五、更新内容2025.2.1 版本主要更新问题修复修复了 Vitis 应用中 .bit 和 .tcl 文件未能使用最新生成版本的问题需手动从 platform 文件夹复制正确版本2025.2 版本主要新特性汇总AI Engine API 增强面向 Versal AI Edge 和 AI Edge Gen 2AIE-ML 和 AIE-ML v2的 API 增强新型数据类型支持块浮点 MX6、MX4、cbfloat16仿真DSP 库扩展累积和、欧几里得距离、函数逼近等新函数验证流程扩展支持 MATLAB 和 Python 测试平台的硬件在环仿真早期访问IDE 增强Python API 配置管理、Theia AI 集成早期访问、调试视图高亮更新安装方式变更自 2025.2 版本起不再提供单文件下载统一采用 Web 安装程序百度网盘 请输入提取码