Vivado入门避坑指南别急着下板先把仿真波形看懂 附Testbench模板一、为什么我劝你先别急着插开发板二、准备一个最简单的例子LED闪烁计数器三、编写Testbench——仿真激励文件新手最怕的部分逐行拆解逐行精讲四、Vivado仿真操作全流程步骤1创建工程并添加文件步骤2设置仿真顶层文件步骤3启动仿真步骤4添加观察信号让波形更清晰六、常见报错与解决方案文末福利Testbench通用模板直接复制使用前言记得我刚学FPGA的时候总有一种冲动——写完代码就想赶紧插上开发板看灯亮不亮。结果往往是灯不亮 - 改代码 - 重新综合布线等5分钟- 下载 - 还不亮 - 崩溃。直到有一天我静下心来认认真真跑了一次仿真才发现原来90%的问题在仿真阶段就能暴露。今天就把我的仿真学习笔记分享出来希望能帮到正在入门的你。一、为什么我劝你先别急着插开发板很多初学者包括曾经的我都有一个误区FPGA开发 写代码 下板验证。但实际上一个成熟的FPGA开发流程是这样的写RTL代码 -仿真验证- 综合 - 布局布线 -时序仿真- 下板调试看到了吗仿真占据了两个环节原因很简单调试方式 能看到什么 调试效率下板点灯 只能看到LED亮灭内部信号全黑盒 极低改一次代码要等5-10分钟重新综合仿真波形 所有寄存器、计数器、状态机一目了然 极高改完代码秒级就能看到波形变化一句话总结把仿真练好了下板基本一次过。二、准备一个最简单的例子LED闪烁计数器为了把注意力集中在仿真操作本身我们用一个最简单的Verilog模块——让LED每0.5秒翻转一次的计数器。新建一个led_counter.v文件代码如下module led_counter( input clk, // 时钟输入假设50MHz input rst_n, // 复位信号低电平有效 output reg led // LED输出 ); // 50MHz时钟下计数25_000_000次约为0.5秒 // 需要25位寄存器2^25 33,554,432 25,000,000 reg [24:0] cnt; always (posedge clk or negedge rst_n) begin if (!rst_n) begin // 复位时 cnt 25d0; led 1b0; end else if (cnt 25d25_000_000) begin // 计数到0.5秒 cnt 25d0; // 计数器归零 led ~led; // LED翻转 end else begin cnt cnt 1b1; // 继续计数 end end endmodule 小贴士25’d25_000_000中的下划线_只是为了让数字更易读Vivado会忽略它等价于25000000。三、编写Testbench——仿真激励文件新手最怕的部分逐行拆解很多同学一看到Testbench就头大觉得是另一个世界的东西。其实Testbench就是一段“模拟外部环境”的代码它负责做三件事产生时钟信号产生复位信号把你写的模块“装”进去跑起来新建tb_led_counter.v文件timescale 1ns / 1ps // ① 时间单位声明 module tb_led_counter(); // ② Testbench模块名通常加tb_前缀 // ③ 生成被测模块需要的输入信号用reg类型 reg clk; reg rst_n; // ④ 接收被测模块的输出信号用wire类型 wire led; // ⑤ 实例化被测模块把led_counter“装”进来 led_counter uut ( .clk (clk), .rst_n (rst_n), .led (led) ); // ⑥ 产生时钟周期20ns即50MHz initial begin clk 25d0; forever #10 clk ~clk; // 每10ns翻转一次 → 20ns周期 → 50MHz end // ⑦ 产生复位信号 initial begin rst_n 1b0; // 一开始拉低复位 #100; // 保持100ns rst_n 1b1; // 释放复位芯片开始工作 #2000; // 运行2000ns2微秒 $finish; // 结束仿真 end endmodule逐行精讲代码含义说明timescale 1ns / 1ps时间单位1ns精度1ps有人写成1ns/1ns精度太低可能导致仿真精度问题reg clk;用reg定义输入信号误以为Testbench里也要用wire导致编译报错led_counter uut (…)实例化被测模块uut是Unit Under Test的缩写是业界惯例forever #10 clk ~clk;无限循环产生时钟#10表示延迟10个时间单位即10ns#100;延迟100ns复位至少要维持一段时间让电路稳定$finish;结束仿真不加的话仿真会一直跑下去四、Vivado仿真操作全流程步骤1创建工程并添加文件打开Vivado点击Create Project工程名随便取比如led_sim_demo关键一步在Add Sources界面点击Create File分别创建led_counter.v和tb_led_counter.v步骤2设置仿真顶层文件这一步非常关键很多新手仿真失败就是因为顶层没设对在Sources窗口中找到Simulation Sources文件夹展开sim_1右键点击tb_led_counter - Set as Top步骤3启动仿真点击左侧Flow Navigator中的SIMULATION点击Run Simulation - Run Behavioral Simulation步骤4添加观察信号让波形更清晰仿真界面打开后默认可能只显示顶层端口。为了看到内部计数器在Scope窗口中展开tb_led_counter - uut找到cnt信号拖拽到波形窗口中点击工具栏的Run All让仿真跑起来这里应该配一些图没来得及截图后面补齐仿真加速小技巧如果你的计数器是25_000_000仿真要等很久才能看到翻转。临时改成小数值来加速调试把led_counter.v中的第10行临时改成end else if (cnt 25d25) begin // 改成25仿真时LED飞快翻转六、常见报错与解决方案报错信息原因解决方法ERROR: [VRFC 10-2063] Module led_counter is not definedTestbench里实例化的模块名与.v文件名不一致检查uut后面的模块名是否拼写正确仿真打开后波形窗口是空的没有点Run All按钮点击工具栏的无限符号按钮让仿真跑起来ERROR: [USF-XSim-62] ‘compile’ step failedTestbench代码有语法错误检查begin/end是否配对;是否漏掉波形中信号显示为红色Z或X信号没有被驱动检查Testbench中的reg是否正确赋值了文末福利Testbench通用模板直接复制使用以后写任何模块的仿真都可以用这个模板快速改造 timescale 1ns / 1ps module tb_模板(); // 1. 输入用reg输出用wire reg clk; reg rst_n; // 这里添加其他输入信号... wire 输出信号; // 2. 实例化你的模块 你的模块名 uut ( .clk (clk), .rst_n (rst_n), // 其他端口连接... ); // 3. 时钟产生直接复制 initial begin clk 1b0; forever #10 clk ~clk; // 50MHz可调整 end // 4. 复位和激励按需修改 initial begin rst_n 1b0; #100; rst_n 1b1; // 在这里添加其他激励信号的变化 #2000; $finish; end endmodule互动时间你第一次跑仿真时遇到的最离谱的报错是什么欢迎在评论区分享你的“翻车”经历看看谁的最搞笑
)
