原理与Verilog实现详解)
1. 项目概述从一道笔试真题看脉冲密度调制的实战价值最近在帮几个准备跳槽的师弟师妹复盘数字IC笔试发现“脉冲密度调制”这个考点出现的频率相当高尤其是XX公司近两年的真题里几乎成了必考题。乍一看PDMPulse Density Modulation这个名字有点唬人感觉像是什么高深的通信调制技术。但实际在数字IC设计的语境下它更像是一个精巧的“数字到模拟的接口转换器”核心思想是用一串只有0和1的数字脉冲序列来逼近一个连续变化的模拟信号。这道笔试真题表面上是考你写一段Verilog代码实际上是在考察你对数字信号处理基础、时序逻辑设计精度以及面积/功耗权衡的深刻理解。对于任何一个想进入头部芯片公司尤其是涉及音频编解码、电源管理或者高精度传感器接口方向的同学来说吃透PDM的原理与实现是绕不开的基本功。我当年第一次遇到类似的题目也懵过后来在多个实际项目比如音频DAC的插值滤波器后级、Class-D功放驱动中反复应用和优化才真正体会到它的妙处。今天我就以这道经典的笔试题为引子拆解PDM从理论到Verilog实现的全过程不仅告诉你代码怎么写更重点分享在实际流片和调试中那些容易栽跟头的坑和提升性能的关键技巧。无论你是正在备战秋招还是工作中需要用到相关设计这篇内容都能给你提供一份可直接参考的“实战手册”。2. 核心原理拆解为什么用PDM它比PWM强在哪在深入代码之前我们必须先搞清楚PDM到底在解决什么问题以及它和另一个常见的PWM脉冲宽度调制有什么区别。很多初学者容易把两者混淆。2.1 PDM与PWM的本质区别想象一下我们要用一个只能输出0V或3.3V的GPIO引脚去产生一个1.65V的平均电压。PWM和PDM是两种不同的思路。PWM脉冲宽度调制在一个固定的周期比如1us内调整高电平“持续的时间”即占空比。要输出1.65V即50%的电压就让这个1us周期内前0.5us输出高电平后0.5us输出低电平。它的核心是固定频率改变脉冲宽度。PDM脉冲密度调制它不固定周期而是固定脉冲的“宽度”通常是一个系统时钟周期然后改变脉冲“出现的密度”。要输出50%的平均电压就在一段较长的时间内让一半的时钟周期输出高电平另一半输出低电平但这些高电平脉冲是随机或按特定规律散布开的。它的核心是固定脉宽改变脉冲密度。为什么在高端音频、高精度控制等领域PDM常常是更优的选择关键在于频谱。PWM的频谱中除了目标信号外还包含了丰富的开关频率及其谐波成分。这些高频能量如果滤不干净就会带来可闻的噪声或电磁干扰。而PDM通过将能量“打散”到更高的频率区域通常远高于音频带宽使得后续的低通滤波器设计更容易能更干净地恢复出模拟信号从而实现更高的信噪比和更低的失真。这就是为什么你会在Σ-Δ ADC/DAC、数字音频接口如DSD中频繁看到PDM的身影。2.2 一阶Σ-Δ调制器PDM最经典的实现引擎笔试和工程中最常见的PDM生成器就是一阶Σ-Δ调制器。它的结构非常简洁却蕴含着“噪声整形”的精妙思想。它的工作原理可以概括为对量化误差进行负反馈将量化噪声的能量推向高频。我们用一个简单的数学模型来理解假设输入是一个16位的数字信号Din比如0~65535代表0~Vref。我们希望输出1位的PDM流PDM_out0或1。积分累加将输入值Din不断累加到一个寄存器accumulator中。accumulator accumulator Din。量化比较将累加器accumulator的值与一个阈值通常是中间值比如对于16位输入阈值设为32768进行比较。如果accumulator 阈值则输出PDM_out 1否则输出PDM_out 0。反馈关键的一步当输出为1时我们从累加器中减去一个满量程值比如65536。即accumulator accumulator - 65536当PDM_out1时。这个过程在每个时钟周期重复。Din越大累加器增长越快输出“1”的密度就越高平均电压也就越高。这个“累加-比较-反馈”的循环完美地实现了一阶噪声整形。低频段的量化噪声被极大地抑制而高频噪声则被增强从而可以通过一个简单的模拟低通滤波器轻松滤除得到高质量的原信号。注意这里的“减满量程值”就是负反馈。它确保了累加器不会无限增长而是围绕阈值上下波动。输出“1”的密度精确地反映了输入Din与满量程值的比例。3. Verilog实现详解从行为级到可综合RTL理解了原理我们就可以动手用Verilog来实现这个一阶Σ-Δ调制器了。我会给出一个清晰、可综合、且经过验证的代码版本并逐行解释设计考量。3.1 模块接口定义与参数化设计首先我们定义模块的接口。良好的参数化设计能让代码复用性更高。module pdm_1st_order #( parameter DIN_WIDTH 16, // 输入数据位宽 parameter ACC_WIDTH 18 // 累加器位宽通常比DIN_WIDTH宽2-4位 )( input wire clk, // 系统时钟 input wire rst_n, // 异步低电平复位 input wire [DIN_WIDTH-1:0] din, // 输入数据无符号整数 input wire din_vld, // 输入数据有效信号 output reg pdm_out, // 1位PDM输出 output wire pdm_out_vld // PDM输出有效每时钟周期有效 ); // 内部信号声明 reg [ACC_WIDTH-1:0] accumulator; // 累加器 wire [ACC_WIDTH-1:0] din_ext; // 输入数据符号位扩展后 wire [ACC_WIDTH-1:0] threshold (1 (ACC_WIDTH-1)); // 阈值取累加器中值 wire [ACC_WIDTH-1:0] full_scale (1 ACC_WIDTH); // 满量程值代码解析与设计要点参数DIN_WIDTH和ACC_WIDTHDIN_WIDTH根据你的输入信号精度设定16位在音频应用中很常见。ACC_WIDTH这是关键累加器位宽必须大于输入位宽。原因在于累加器在积分过程中数值会不断累加如果位宽不够就会发生溢出导致非线性失真和可闻的噪声。通常ACC_WIDTH DIN_WIDTH N其中N是调制器的阶数。对于一阶调制器N至少为2。这里设为18为累加器提供了足够的“余量”防止溢出。这是笔试和实际设计中一个非常重要的考点。输入有效信号din_vld并非所有场景都需要。如果输入数据是每个时钟周期都有效的可以不用。但加上它可以使模块更通用例如当输入数据来自一个慢速的SPI接口或DMA时。输出有效信号pdm_out_vld这里直接赋值为1‘b1因为PDM输出是每个时钟周期都有效的。保留这个信号是为了接口一致性。阈值与满量程计算threshold设置为1 (ACC_WIDTH-1)即2^(ACC_WIDTH-1)。对于18位累加器就是131072。这正好是累加器数值范围的正中间。full_scale设置为1 ACC_WIDTH即2^ACC_WIDTH262144。当输出为1时需要减去这个值。3.2 核心时序逻辑实现Σ-Δ算法接下来是核心的always块描述每个时钟沿的行为。// 将输入数据零扩展到累加器位宽 assign din_ext {{(ACC_WIDTH-DIN_WIDTH){1b0}}, din}; always (posedge clk or negedge rst_n) begin if (!rst_n) begin accumulator {ACC_WIDTH{1b0}}; pdm_out 1b0; end else begin // 默认情况下每个周期都累加输入值 accumulator accumulator din_ext; // 比较并产生PDM输出 if (accumulator threshold) begin pdm_out 1b1; // 关键反馈输出为1时减去满量程值 accumulator accumulator din_ext - full_scale; end else begin pdm_out 1b0; // 输出为0时只累加 accumulator值已在上一行更新 end end end // 输出始终有效 assign pdm_out_vld 1b1; endmodule代码解析与关键陷阱位宽扩展 (din_ext)必须将输入数据din零扩展到与累加器accumulator相同的位宽才能进行加法运算。否则Verilog会按照din的位宽计算结果再赋给accumulator可能导致高位被截断引入错误。反馈操作的时序这是最容易出错的地方注意看if (accumulator threshold)分支里的操作accumulator accumulator din_ext - full_scale;为什么不是accumulator accumulator - full_scale;因为在本时钟周期开始时我们已经执行了accumulator accumulator din_ext;在if判断之前的那一行。但请注意Verilog的非阻塞赋值是在always块结束时才统一更新的。所以在if判断时accumulator还是上个周期的旧值。我们判断的是旧值是否超过阈值。如果旧值超过阈值我们本周期输出pdm_out1。同时我们需要计算新的累加器值它应该等于旧累加器值 本次输入值 - 满量程值。因此正确的写法是accumulator accumulator din_ext - full_scale;。这里的accumulator是旧值din_ext是本周期输入值。如果写成accumulator accumulator - full_scale;就漏加了本周期的din_ext会导致积分错误输出密度完全偏离预期。这是笔试和代码审查中的高频错误点。复位初始化将accumulator和pdm_out复位为0是一个合理的起点。也可以将accumulator初始化为threshold的一半以避免启动瞬态噪声但对于一阶调制器影响不大。3.3 一个简单的Testbench与结果分析光有设计代码不够我们写一个简单的测试平台来验证功能。timescale 1ns/1ps module tb_pdm(); reg clk, rst_n; reg [15:0] din; reg din_vld; wire pdm_out; wire pdm_out_vld; // 实例化设计 pdm_1st_order #( .DIN_WIDTH(16), .ACC_WIDTH(18) ) u_pdm ( .clk(clk), .rst_n(rst_n), .din(din), .din_vld(din_vld), .pdm_out(pdm_out), .pdm_out_vld(pdm_out_vld) ); // 生成时钟 initial begin clk 0; forever #10 clk ~clk; // 50MHz时钟 end // 测试激励 initial begin // 初始化 rst_n 0; din 0; din_vld 1b1; // 假设始终有效 #100; rst_n 1; #20; // 测试1输入中等值 (32768 50%) din 16d32768; #2000; // 观察一段时间 // 测试2输入小值 (16384 25%) din 16d16384; #2000; // 测试3输入大值 (49152 75%) din 16d49152; #2000; $finish; end // 简单监控计算实时占空比近似平均电压 integer ones_count 0; integer total_count 0; real duty_cycle; always (posedge clk) begin if (rst_n) begin total_count total_count 1; if (pdm_out) ones_count ones_count 1; if (total_count 9999) begin // 每10000个周期计算一次 duty_cycle real(ones_count) / real(total_count1); $display(Time%t, Din%d, PDM Duty Cycle%.4f, $time, din, duty_cycle); ones_count 0; total_count 0; end end end endmodule运行这个仿真你会看到当din3276850%时输出的pdm_out的占空比会在0.5上下波动当din1638425%时占空比接近0.25。这直观地验证了PDM输出密度与输入幅值成正比的关系。4. 深入优化与工程实践中的坑如果笔试只要求写出上面的代码那可能只拿到了基础分。在实际芯片设计中我们需要考虑更多。4.1 关键参数的选择与权衡累加器位宽ACC_WIDTH位宽不足的后果这是最严重的错误。如果ACC_WIDTH只等于DIN_WIDTH累加器很快就会溢出。溢出会导致严重的非线性失真在音频中表现为刺耳的“爆音”。绝对要避免。位宽过大的代价位宽每增加1位累加器寄存器的面积和相关的加法器/比较器逻辑都会增加。在高速或低功耗设计中这会带来额外的面积和功耗开销。经验值对于一阶Σ-ΔACC_WIDTH DIN_WIDTH 2是安全的起点。对于更高阶或要求极高性能的设计可能需要加3或4。必须通过动态仿真观察累加器在整个输入范围内的值确保其永远不会达到真正的溢出边界即累加器的最高位和次高位不会同时从01变为10或从10变为01具体取决于符号。时钟频率与过采样率PDM的性能直接依赖于过采样率。过采样率 系统时钟频率 / 输入信号更新频率。例如音频信号采样率是48kHz如果你的系统时钟是12.288MHz那么过采样率就是256倍。过采样率越高量化噪声被推到的频率就越高越容易被滤除信噪比就越高。但代价是更高的时钟频率意味着更高的动态功耗。在笔试或设计中需要根据题目给出的指标如信噪比要求、输出滤波器截止频率来反推所需的最小时钟频率。4.2 常见问题与调试技巧在实际流片或FPGA验证中你可能会遇到这些问题输出有固定的“音调”或“嗡嗡声”可能原因输入信号是直流或极低频且数值恰好是某些特殊值如2的幂次方分之一可能导致PDM输出呈现周期性模式其基频落在音频带内。解决方案在输入din上加入一个非常微小的随机扰动称为“抖动注入”可以打破这种周期性将能量进一步白噪声化。例如在累加前给din加上一个1 LSB最低有效位范围内的伪随机数。高频性能不达标可能原因系统时钟频率不够高导致过采样率不足。排查用频谱分析仪或仿真工具查看PDM输出的频谱。观察在目标信号带宽内噪声底是否足够低。如果不够首先考虑提高时钟频率。其次可以考虑升级到二阶甚至三阶Σ-Δ调制器。高阶调制器具有更陡峭的噪声整形曲线能在相同过采样率下获得更高的信噪比但电路结构更复杂稳定性需要仔细设计。资源与时序紧张优化上面的代码描述了一个标准的一阶结构。在高速设计中accumulator din_ext - full_scale这个操作可能形成关键路径。可以对其进行流水线化拆分。技巧可以将加法与比较/选择操作拆到两个时钟周期。第一周期计算sum accumulator din_ext第二周期根据sum与threshold的比较结果选择输出pdm_out并更新accumulator为sum或sum - full_scale。这会引入一个时钟周期的延迟但在绝大多数应用中是可接受的。4.3 进阶思考从一阶到高阶与多位量化这道笔试题通常止步于一阶1位量化。但真正的系统可能会更复杂高阶Σ-Δ调制器为了获得更好的性能更高的信噪比、更低的带内噪声会使用二阶、三阶甚至更高阶的环路。其结构包含多个积分器和反馈路径设计时需要特别注意稳定性问题通常需要通过系数缩放来保证。多位量化上面的例子输出是1位的0或1。也可以让量化器输出多位例如4位。多位量化能直接降低量化噪声功率但需要后级的DAC具备多位精度增加了模拟电路的复杂性。在纯数字域处理的系统中1位流因其简单的模拟接口一个开关而备受青睐。5. 笔试真题实战与扩展思路回到最初的笔试场景题目可能不会直接让你“实现一个一阶Σ-Δ调制器”而是会变换问法考察你是否真正理解。可能的变体1“设计一个电路将16位的音频数据sdata转换为1位的比特流dout系统时钟clk为2.048MHzsdata每48kHz更新一次。”解析这就是典型的PDM应用。过采样率 2.048MHz / 48kHz ≈ 42.67。你需要实例化我们上面设计的模块并将sdata在sdata_vld有效时锁存然后每个clk周期都送入PDM模块进行计算。重点考察你是否理解输入数据速率和时钟速率的关系。可能的变体2“分析以下PDM代码片段中的错误并说明其可能导致的后果。” 然后给出一段ACC_WIDTH设置不当或反馈逻辑错误的代码。解析这就是直接考察本节提到的“坑”。你需要指出累加器位宽不足会导致溢出失真或者反馈减法操作错误会导致积分漂移。扩展思路在项目中PDM模块很少孤立存在。它前面通常连接着插值滤波器用于将原始采样率提升到过采样率后面则连接着模拟低通滤波器。在数字前端你可能还需要对PDM比特流进行一些处理比如将其转换成更适合传输的格式如I2S格式的左右声道对齐或者添加死区时间防止功率器件的共通导。理解这个完整的信号链能让你在系统级设计中更有把握。这道关于脉冲密度调制的笔试真题就像一把钥匙打开的是数字IC设计中连接数字与模拟世界的大门。它考验的不仅仅是写一段Verilog代码的能力更是对信号处理原理、精度管理、时序优化和系统权衡的深刻洞察。下次再遇到它希望你能从容地画出结构图写出稳健的代码并清晰地阐述每一个设计选择背后的理由。
)
