1. 项目概述为什么要在FPGA上驱动LCD如果你玩过单片机驱动一块16x2的字符型LCD液晶屏可能是个入门级的任务用Arduino或者STM32几行代码就能搞定。但当你拿到一块像Mojo v3这样的FPGA开发板时想法可能就不一样了。你会想这块“可编程”的硬件能不能用最“硬核”的方式——直接用硬件逻辑电路——去驱动这块屏幕答案是肯定的而且这个过程能让你对数字电路设计、时序控制和硬件描述语言HDL有更本质的理解。Mojo v3是一款基于Xilinx Spartan-6 FPGA的入门级开发板以其友好的生态和相对简单的工具链著称。而16x2 LCD模块通常基于HD44780或兼容控制器则是嵌入式领域经典的输出设备。将两者结合其核心价值远不止于让屏幕显示“Hello World”。它本质上是一个**“用纯数字逻辑电路模拟一个微控制器的特定外设接口”**的实战项目。你不再依赖现成的库函数和处理器内核而是需要从最底层的时钟信号、建立保持时间、状态机设计开始亲手构建整个通信协议。这对于理解SPI、I2C乃至更复杂总线协议的工作原理是一个绝佳的起点。这个项目适合已经对Verilog或VHDL有基本了解想跨越“仿真”到“实际硬件驱动”这道坎的开发者。通过它你将掌握如何根据数据手册设计状态机、如何应对板级实际时序问题、以及如何将FPGA的通用IOGPIO配置并连接至外部设备。下面我们就从设计思路开始一步步拆解如何用Mojo v3点亮并控制你的16x2 LCD。2. 核心思路与硬件接口解析2.1 16x2 LCD模块HD44780通信协议深潜在写任何代码之前必须吃透你要驱动的对象。市面上绝大多数16x2 LCD都使用HD44780或其兼容芯片作为控制器。它与主控设备这里是我们的FPGA通过一个并行或串行接口通信。为了在FPGA上实现简洁且易于调试我们通常选择4位并行模式。这能在接口复杂度和通信速度之间取得很好的平衡。你需要仔细阅读LCD的数据手册但核心时序可以概括为以下几个关键点接口线除了电源和背光关键的控制线有RS(Register Select) 命令/数据选择。0时写入命令寄存器如清屏、移动光标1时写入数据寄存器即要显示的字符ASCII码。RW(Read/Write) 读写选择。通常我们只写不读所以可以直接接地0。E(Enable) 使能信号正脉冲触发。这是整个通信的“快门”数据在E的下落沿被LCD锁存。D4-D7(Data Bus) 4位数据总线。在4位模式下我们分两次先高4位后低4位发送一个完整的8位指令或数据。关键时序参数这是硬件设计的法律必须遵守。单位通常是纳秒(ns)。t_{AS}(Address Setup Time):RS和RW信号在E下降沿到来前必须稳定的最短时间。典型值40ns。t_{DSW}(Data Setup Time): 数据信号(D4-D7)在E下降沿前必须稳定的最短时间。典型值80ns。t_{H}(Hold Time):E下降沿后所有信号(RS,RW,D4-D7)必须继续保持稳定的最短时间。典型值10ns。t_{PW-E}(EPulse Width):E高电平脉冲的最小宽度。典型值230ns。t_{cycle}: 连续两次操作之间的最小间隔。典型值1000ns。注意很多初学者驱动失败问题都出在时序不满足。FPGA系统时钟频率很高如Mojo的50MHz周期20ns直接用它去翻转E信号脉冲宽度可能太短。我们必须设计一个分频或延时机制来产生满足这些微秒(us)级时序要求的控制信号。2.2 Mojo v3 FPGA板资源与连接规划Mojo v3板载一颗Xilinx Spartan-6 XC6SLX9 FPGA拥有丰富的IO资源。我们需要将FPGA的通用IO引脚分配到板载的IO接头Header上并通过杜邦线连接至LCD模块。连接示意图4位模式Mojo v3 IO 引脚 (示例)连接至 LCD 引脚信号说明P[0]RS寄存器选择P[1]E使能信号P[2]D4数据位4P[3]D5数据位5P[4]D6数据位6P[5]D7数据位7GNDRW,VSS,K读写接地、电源地、背光阴极若背光常亮5V/3.3VVDD电源。重要确认你的LCD模块电压老款可能是5V新款多为3.3V。Mojo的VEXT可输出5V或3.3V通过跳线选择。通过电阻接5V/3.3VA背光阳极通常需串联一个限流电阻如220Ω。实操心得一电源与电平匹配务必首先用万用表确认LCD模块的工作电压。如果LCD是5V系统而FPGA IO是3.3V直接连接可能存在风险。虽然很多5V LCD在3.3V输入下也能勉强工作但为了稳定性和器件安全建议使用Mojo的VEXT5V输出为5V LCD供电。FPGA的3.3V IO引脚直接连接LCD的数据和控制线。通常Spartan-6的IO在3.3V LVCMOS标准下输出高电平约3.3V对于5V TTL输入的LCD来说这个电压可以被识别为高电平TTL高电平阈值通常2.0V。但保险起见可以在数据线上串联一个100-200Ω的电阻限流。最稳妥的方案是使用电平转换芯片但对于这个低速实验直接连接大多可行。设计思路总结 我们的FPGA设计将包含几个核心部分时钟分频/延时发生器将50MHz系统时钟转换为一个适合LCD时序操作的慢速时钟例如~250KHz或产生精确的微秒级延时。主控制状态机FSM这是大脑。它按照初始化序列、写入命令、写入数据等步骤在不同的状态间迁移并输出相应的控制信号RS,E,Data。初始化序列ROM/LUTLCD上电后必须执行一段固定的初始化命令序列。我们可以将这些命令预先存储在FPGA内部的ROM或作为一个查找表LUT实现。数据发送模块负责将8位指令或数据拆分成两个4位半字节nibble并按照E脉冲时序发送出去。3. Verilog模块设计与实现细节我们将设计一个顶层的LCD控制器模块lcd_controller它对外接收要显示的命令或字符数据内部协调所有操作。3.1 顶层模块与状态机设计首先定义状态。一个典型的状态机可能包含以下状态localparam [3:0] STATE_POWER_ON_WAIT 4d0, // 上电延时等待~15ms STATE_INIT_1 4d1, // 初始化步骤1 STATE_INIT_2 4d2, // 初始化步骤2 // ... 更多初始化状态 STATE_IDLE 4d8, // 空闲等待指令 STATE_SEND_CMD 4d9, // 发送命令状态 STATE_SEND_DATA 4d10, // 发送数据状态 STATE_BUSY_WAIT 4d11; // 等待LCD内部操作完成顶层模块接口可能如下module lcd_controller ( input wire clk, // 50MHz系统时钟 input wire rst, // 复位信号 input wire [7:0] data_in, // 要写入的数据字符ASCII码 input wire [7:0] cmd_in, // 要写入的命令 input wire data_en, // 数据写入使能脉冲 input wire cmd_en, // 命令写入使能脉冲 output reg rs, // 输出到LCD的RS output reg e, // 输出到LCD的E output reg [3:0] db, // 输出到LCD的D4-D7 output wire busy // 忙标志高电平时表示控制器正忙无法接收新任务 );状态机迁移逻辑 上电后状态机进入STATE_POWER_ON_WAIT并启动一个计时器例如计数到50MHz * 0.015s 750,000次。计时结束后依次遍历所有初始化状态每个状态发送对应的初始化命令如功能设置、显示开关、清屏等。初始化完成后进入STATE_IDLE。当外部给出cmd_en或data_en脉冲时状态机从IDLE跳转到STATE_SEND_CMD或STATE_SEND_DATA并锁存对应的cmd_in或data_in。在发送状态中再嵌套一个子状态机来完成“发送一个字节”的操作包含输出高4位、产生E脉冲、输出低4位、再产生E脉冲、最后等待满足t_{cycle}要求。发送完成后返回IDLE状态。3.2 时序生成与精确延时实现这是项目的难点和核心。我们不能直接用50MHz时钟去驱动LCD因为一个时钟周期只有20ns远小于t_{PW-E}要求的230ns。这里有几种常见方案分频产生慢速工作时钟 例如生成一个250KHz的时钟周期4us。这样一个时钟周期就足够满足t_{PW-E}和t_{cycle}的要求。状态机用这个慢时钟来驱动。实现简单但控制精度是4us的整数倍略显粗糙。// 简单分频示例从50MHz到约250KHz (50e6 / 200 250e3) reg [7:0] clk_div_cnt; reg slow_clk; always (posedge clk or posedge rst) begin if (rst) begin clk_div_cnt 0; slow_clk 0; end else begin if (clk_div_cnt 8d199) begin // 计数0-199共200次 clk_div_cnt 0; slow_clk ~slow_clk; // 每200个主时钟慢时钟翻转一次 end else begin clk_div_cnt clk_div_cnt 1; end end end // 然后你的主状态机 always 块用 (posedge slow_clk) 或 (posedge clk) 但以slow_clk为条件使用计数器实现状态内精确延时推荐 主状态机仍运行在50MHz时钟下。每个需要等待的状态如“产生E脉冲”、“等待周期结束”内部都有一个计数器。当进入该状态时计数器从零开始累加直到达到预设值如DELAY_E_PULSE 230ns / 20ns 12个周期再跳转到下一个状态。这种方法控制最精确、最灵活。localparam DELAY_E_PULSE 12; // 230ns / 20ns 11.5, 取12个周期240ns reg [7:0] delay_cnt; reg [3:0] state, next_state; always (posedge clk or posedge rst) begin if (rst) begin state STATE_IDLE; delay_cnt 0; end else begin case (state) STATE_SEND_HIGH_NIBBLE: begin rs ...; db data[7:4]; // 输出高四位和RS信号 state STATE_E_PULSE_HIGH; delay_cnt 0; // 进入E脉冲状态开始计时 end STATE_E_PULSE_HIGH: begin e 1b1; // 拉高E if (delay_cnt DELAY_E_PULSE) begin delay_cnt 0; state STATE_E_PULSE_LOW; end else begin delay_cnt delay_cnt 1; end end STATE_E_PULSE_LOW: begin e 1b0; // 拉低E数据在此时被LCD锁存 state STATE_NEXT; // 跳转到下一个状态如发送低四位 end // ... 其他状态 endcase end end实操心得二仿真与参数调整在将设计下载到板子之前必须进行充分的仿真。编写一个Testbench为你的lcd_controller模块提供时钟和复位并模拟发送字符‘A’ASCII 0x41的命令。在仿真波形中仔细测量RS、E、DB信号之间的时序关系确保t_{DSW},t_{PW-E},t_{H}等参数完全满足数据手册要求。仿真通过是成功的一半。实际硬件中如果屏幕显示乱码或不亮可以尝试稍微增加关键延时参数如DELAY_E_PULSE的计数值因为实际PCB走线会引入微小延迟。3.3 初始化序列与字符发送LCD的初始化序列是固定的必须严格按照数据手册中的步骤和延时进行。以下是一个典型的4位模式初始化流程在STATE_POWER_ON_WAIT的15ms延时之后发送命令0x03(等待4.1ms)再次发送命令0x03(等待100us)再次发送命令0x03(等待不限但一般等几十us)发送命令0x02切换到4位模式 (此时只发高4位0x02因为模式已切换)发送功能设置命令0x28(即0x02和0x08两个半字节代表4位模式2行显示5x8点阵)发送显示控制命令0x0C(开显示关光标不闪烁)发送清屏命令0x01(等待约1.64ms)发送输入模式设置命令0x06(光标右移显示不移动)在Verilog中我们可以用一个查找表LUT或一个ROM来存储这些初始化命令以及它们之后所需的延时。状态机按顺序读取并执行。对于发送字符就简单多了。当状态机处于STATE_SEND_DATA时将RS置为1然后把字符的ASCII码如‘A’是8‘h41通过db线分两次送出即可。4. Mojo项目集成与引脚约束4.1 在Mojo IDE或Vivado中创建项目Mojo有自己的基于Eclipse的集成开发环境Mojo IDE它封装了ISE Design Suite。你也可以使用更现代的Vivado需单独配置Spartan-6器件支持。这里以Mojo IDE为例新建一个“Mojo v3”项目。将编写好的lcd_controller.v等Verilog文件添加到项目中。创建一个顶层模块例如mojo_top实例化你的LCD控制器并连接至外部引脚。同时你需要一个字符生成逻辑例如一个状态机循环发送“Hello FPGA!”到LCD控制器。module mojo_top ( input wire clk, // 50MHz系统时钟 input wire rst_n, // 复位按钮低有效 output wire [7:0] led, // 板载LED可用于调试 // 假设我们使用PMOD接口的8个引脚连接LCD output wire lcd_rs, output wire lcd_e, output wire [3:0] lcd_db ); wire rst ~rst_n; // 将低有效复位转换为高有效 wire lcd_busy; reg [7:0] send_data; reg send_en; reg [23:0] init_delay_cnt; // 用于上电后等待LCD稳定的计数器 reg [3:0] init_state; reg [5:0] char_index; reg [7:0] message [0:11]; // 存储“Hello FPGA!”结束符 // 初始化消息内容ASCII码 initial begin message[0] H; message[1] e; message[2] l; message[3] l; message[4] o; message[5] ; message[6] F; message[7] P; message[8] G; message[9] A; message[10] !; message[11] 8h00; // 结束标志 end // LCD控制器实例化 lcd_controller lcd_inst ( .clk(clk), .rst(rst), .data_in(send_data), .cmd_in(8h00), // 本例主要发送数据命令在初始化后固定 .data_en(send_en), .cmd_en(1b0), .rs(lcd_rs), .e(lcd_e), .db(lcd_db), .busy(lcd_busy) ); // 主控制逻辑上电延时 - LCD初始化 - 循环发送字符串 always (posedge clk or posedge rst) begin if (rst) begin init_delay_cnt 0; init_state 0; send_en 1b0; char_index 0; end else begin case (init_state) 0: begin // 状态0上电延时等待约20ms if (init_delay_cnt 24d1_000_000) begin // 50MHz * 0.02s init_delay_cnt init_delay_cnt 1; end else begin init_delay_cnt 0; init_state 1; // 这里可以开始发送初始化命令序列为简化假设lcd_controller内部已完成初始化 // 我们直接进入发送字符状态 init_state 4; // 跳转到发送字符状态 end end // ... 其他状态如发送初始化命令可在此添加 4: begin // 状态4发送字符串 if (!lcd_busy) begin // 等待LCD控制器空闲 if (message[char_index] ! 8h00) begin // 不是结束符 send_data message[char_index]; send_en 1b1; char_index char_index 1; init_state 5; // 进入等待使能结束状态 end // 如果是结束符可以停止或循环从头开始 end end 5: begin // 状态5拉低发送使能信号 send_en 1b0; init_state 4; // 回到状态4发送下一个字符 end endcase end end // 将LED用于显示状态方便调试 assign led {lcd_busy, 3b0, init_state}; endmodule4.2 引脚分配.ucf文件在Mojo IDE中引脚约束通过.ucf文件定义。你需要根据实际的物理连接比如用的是哪个PMOD口或通用IO口来编写。例如假设使用PMOD接口1P[0]到P[7]# Mojo V3 UCF 文件示例 NET clk LOC P56; # 系统时钟 NET rst_n LOC P38; # 复位按钮 # LCD 信号连接到 PMOD1 (P[0]到P[7]) NET lcd_rs LOC P33; # P[0] NET lcd_e LOC P34; # P[1] NET lcd_db[0] LOC P35; # P[2] - D4 NET lcd_db[1] LOC P36; # P[3] - D5 NET lcd_db[2] LOC P37; # P[4] - D6 NET lcd_db[3] LOC P39; # P[5] - D7 # LED 用于调试 NET led[0] LOC P133; NET led[1] LOC P134; ...编写好.ucf文件后在Mojo IDE中进行综合、实现、生成比特流文件.bin然后通过USB线下载到Mojo v3开发板上。5. 调试技巧与常见问题排查即使代码仿真完美第一次上电也常常面临屏幕不亮、显示乱码、只显示一排方块等问题。别慌这是硬件项目的常态。5.1 硬件连接检查清单电源用万用表测量LCD的VDD和VSS之间电压是否为预期的5V或3.3V背光A和K是否有电压且亮度正常接地确保FPGA的GND和LCD的VSS、RW如果接地可靠连接。接地不良是绝大多数诡异问题的根源。连线杜邦线是否插稳有没有虚接或错位最好用彩色线区分不同信号并反复核对原理图。对比度很多LCD模块有一个VO引脚对比度调节需要接一个可调电阻如10kΩ电位器到VSS来调节对比度。如果对比度不合适屏幕可能一片黑或有鬼影。这是“屏幕有背光但无显示”的首要怀疑对象。5.2 软件/逻辑问题排查初始化失败这是最常见的问题。表现是屏幕显示乱码或光标闪烁但无字符。对策确保上电后的等待时间15ms以上足够。逐条拉长初始化序列中每条命令后的延时特别是清屏命令0x01后需要约1.64ms。在状态机里增加一个“初始化完成”指示信号用LED点亮来确认初始化流程确实走完了。终极调试法用FPGA的剩余IO口连接一个逻辑分析仪或者Mojo板本身可以软核逻辑分析仪如使用ilaIP核。抓取RS、E、DB的实际波形与数据手册的时序图逐个对比。检查E脉冲宽度、数据建立保持时间是否真的满足要求。字符错乱或位置不对检查数据高低位顺序确认你发送数据的顺序。是先发D[7:4]再发D[3:0]吗有没有把位序搞反检查DDRAM地址16x2 LCD有两行第一行地址从0x00开始第二行从0x40开始。发送数据前是否用0x80地址的命令正确设置了光标位置检查字符编码确保你发送的是正确的ASCII码。‘0’是0x30而不是0x00。显示内容抖动或闪烁电源噪声FPGA和LCD共用电源FPGA动态电流变化可能引起电源波动。在VDD和VSS之间靠近LCD引脚处并联一个10uF电解电容和一个0.1uF陶瓷电容可以有效滤波。时序临界你的延时可能刚刚满足数据手册最小值。尝试将所有关键延时参数如t_{PW-E},t_{cycle}增加20%-50%看是否稳定。实操心得三分步调试法不要试图一口气完成所有功能并显示完整句子。采用“分步调试法”第一步只做初始化。让状态机执行完初始化序列到清屏、开显示后就停止。观察屏幕是否清空并显示一个不闪烁的光标如果设置了无光标则显示一个干净的空白屏幕。用LED指示初始化完成状态。第二步定点显示一个字符。初始化完成后固定发送一个字符如‘A’到固定的DDRAM地址如0x00。如果成功你会看到屏幕左上角显示一个‘A’。第三步循环显示字符串。在第二步成功的基础上再实现循环发送字符串的逻辑。每成功一步你的信心就会大增并且能将问题范围缩小到最新添加的代码中。6. 功能扩展与进阶思考当基本的字符显示工作稳定后你可以考虑以下扩展让这个项目更具挑战性和实用性创建自定义字符CGRAMHD44780允许用户定义最多8个5x8点阵的自定义字符。你可以设计一个爱心、箭头等图标并将其数据写入CGRAM然后像普通字符一样显示。这需要你深入理解CGRAM的地址映射和数据格式。实现滚动显示Marquee通过定期发送“显示左移/右移”命令0x18/0x1C可以实现字符串的滚动效果。这需要设计一个更复杂的顶层控制状态机来协调定时和命令发送。与软核处理器集成Mojo v3虽然资源有限但可以运行像MicroBlaze或LatticeMico8这样的软核处理器。你可以将LCD控制器封装成一个AXI4-Lite或Wishbone总线外设让处理器通过读写寄存器来控制LCD。这样你就可以用C语言来编程像在单片机上一样方便地调用printf到LCD了。这是连接FPGA硬件逻辑和嵌入式软件开发的桥梁。优化资源与功耗分析你的设计在综合后占用了多少查找表LUT、触发器FF。尝试用更紧凑的状态机编码如独热码改二进制码、共享计数器等方式来优化资源使用。对于电池供电的应用可以在LCD不刷新时将时钟分频到极低频率以降低动态功耗。驱动一个简单的LCD就像是FPGA硬件设计的一次“微创手术”。它涉及了时钟管理、状态机设计、严格时序满足、硬件接口连接和系统调试等几乎所有基础环节。把这个项目扎扎实实地做通、做稳你再去看SPI、I2C、UART甚至更复杂的视频接口会发现其核心思想一脉相承——用精准的硬件时序去模拟一个通信协议。这份通过示波器波形和代码反复较量后得到的理解远比读十篇理论文章来得深刻。
)
