上一篇文章讲了用AI Agent啃下107篇ST数据手册自动提取阻抗参数、画6层层叠、出立创EDA教程。整个过程从1周压缩到3小时。但阻抗设计只是PCB的一块拼图。真正的全流程是从需求到原理图到PCB到Gerber——这篇文章讲的就是怎样把Agent嵌入立创EDA的原理图设计流程。立创EDA的AI能力到底是什么先说清楚立创EDA的AI跟Copilot那种代码级智能还差得远。但在PCB这个垂直领域它已经把几个最耗时的环节做到了可用的自动化。功能做什么入口实用度自动布线器Freerouting算法AI路径优化一键完成80%网络菜单→布线→自动布线高AI助手封装查询、设计规则咨询、常见问题回答右侧面板→AI助手图标中高智能DRC检查阻抗绑定、差分对等长、电源线宽、晶振区域干扰DRC结果面板高AI元件库自动匹配嘉立创商城元件封装减少手动建库原理图→放置元件中自动布线器的正确用法——混合模式先手动完成关键信号USB差分对、SDRAM数据组、时钟线、晶振区域然后启动自动布线器处理剩余80%的普通网络。差分对和BGA扇出必须手动自动布线器不擅长这两样。传统设计 vs Agent辅助六阶段全流程对比阶段传统方式Agent辅助方式省时需求分析手动翻数据手册查引脚定义自动提取AF映射表检查引脚冲突80%CubeMX配置逐个外设手工试引脚Agent给出冲突分析推荐分配策略70%原理图绘制来回翻手册确认引脚功能查Agent生成的引脚分配表不用翻手册50%PCB布局凭经验摆放可能反复调整Agent给出关键元件优先级间距约束30%布线全部手动或全自动乱线混合模式关键手动80%自动50%DRC投板跑DRC逐条改AI DRC智能提示修复建议40%下面拆解每个阶段。第一阶段需求分析——Agent读数据手册用户说我要用STM32H753做一个带USB、以太网、SD卡、外挂SDRAM、CAN FD的板子。Agent不是去网上搜教程而是直接读数据手册DS13195的引脚定义章节外设固定引脚不可移动原因注意事项USB FSPA11(DM)、PA12(DP)硬件固定如果用ULPI HS需额外12脚ETH RMIIPA1、PA2、PA7、PC1、PC4、PC5、PG11、PG13硬件固定MDIO需外接1.5kΩ上拉到VDDJTAG/SWDPA13(SWDIO)、PA14(SWCLK)调试必备PB3(SWO)可选SDMMC1PC8(DAT0)、PC9(DAT1)、PC10(DAT2)、PC11(DAT3)、PC12(CLK)、PD2(CMD)硬件固定与ETH的PC1冲突需改用SDMMC2HSE晶振PH0(OSC_IN)、PH1(OSC_OUT)硬件固定不用时OSC_IN接GND发现的引脚冲突冲突对冲突引脚解决方案ETH vs SDMMC1PC1ETH优先用默认引脚SD卡改用SDMMC2FMC vs QSPI大量复用二选一外挂SDRAM时选FMC仅需Flash时选QSPILTDC vs DCMI部分复用不同时使用或降级为MCU屏接口第二阶段CubeMX配置——Agent出引脚分配策略Agent输出的策略分四步第一步先固定不可移动的引脚。第二步分配高速接口处理冲突。第三步分配串口和低速外设。第四步检查所有电源引脚。注意STM32H753一个很容易踩的坑——USB独立供电引脚引脚电压范围说明常见错误VDD50USB4.0~5.5VUSB LDO输入接VBUS 5V错接3.3V导致USB不工作VDD33USB3.0~3.6VUSB LDO输出或外部供给无独立引脚时内部已接VDDPDR_ONVDD或VSS接VDD启用内部POR接VSS禁用VDD1.71V时须接VSS外部监控VDD33USB在某些封装LQFP176、TFBGA24025上是独立引出的在另一些封装上如LQFP100内部已接到VDD。无独立VDD33USB引脚时VDD供电必须满足3.0~3.6V——这是USB FS PHY的工作电压要求。给VDD供3.3V完全没问题供1.8V低功耗场景USB直接不能用了。第三阶段原理图绘制——查表不翻手册这一步本质上是手动的但Agent的引脚分配表大幅降低了翻手册的频率。在立创EDA里画原理图时的实用技巧电源部分单独一张子图VDD、VDDA、VCAP、VBAT、VDD33USB、VDD50USB全集中在一页方便检查去耦电容是否齐全。每个接口模块单独一页——USB一页、ETH加PHY一页、SDMMC一页、QSPI加Flash一页、CAN收发器一页、调试口一页。子图包含内容检查要点电源VDD、VDDA、VCAP、VBAT、VDD50USB每VDD引脚100nFVCAP 2×2.2μF复位时钟NRST、HSE、LSE100nF到GND10kΩ上拉USBPA11/PA12、VDD50USB、ESDUSBLC6-2靠近连接器端ETHRMII 9信号、LAN8720A、RJ45MDIO 1.5kΩ上拉SDMMCCLK/CMD/DAT0-3CLK串33ΩDAT上拉10kΩSDRAMFMC 34信号数据组分组标注等长要求CANFDCAN_TX/RX、TJA1043PESD1CAN靠近连接器第四阶段PCB布局——关键元件优先级从原理图转PCB后关键元件的摆放优先级优先级元件约束原因P0晶振距OSC引脚5mm下方无元件起振是最底层依赖P1USB连接器TVS靠近板边TVS靠近连接器ESD防护路径最短P2SDRAM靠近FMC引脚区走线120mm时序约束最严P3ETH RJ45PHYPHY在MCU和RJ45之间减少REF_CLK走线长度P4去耦电容每VDD脚100nF5mm降低回路电感第五阶段布线——混合模式的精髓信号类型谁来做使用工具关键规则USB差分对手动ShiftD差分走线全程同层等长0.5mm(HS)SDRAM数据组手动ShiftA等长调节分组±10mm数据与地址间距5mm时钟线手动内层走线不走蛇形距其他信号3W晶振区域手动最短路径下方不走任何信号线GPIO/SPI/I2C/UART自动布线器自动布线勾选考虑阻抗要求第六阶段DRC检查与投板智能DRC相比普通DRC的增强检测项检测项普通DRCAI DRC示例间距/短路✅✅—阻抗配置绑定❌✅“SDMMC CLK未绑定Z50_SE规则”差分对不等长❌✅“USB_DP比USB_DM长1.2mm超标”电源线宽❌✅“3.3V走线0.15mm偏细建议加宽”晶振区域干扰❌✅“OSC_IN下方L3层有SPI_CLK穿过”立创EDA vs Altium DesignerH753级别的选型建议维度立创EDA ProAltium Designer阻抗控制✅ 导入嘉立创预设一键计算需手动填层叠参数自动布线✅ Freerouting可用强但通常也用不上SI仿真❌ 无强但对H753非必需PDN分析❌ 无强价格免费年费数万元H753适用性完全够用功能过剩适合场景DDR3及以下、USB HS、ETHDDR4及以上、PCIe、10G ETHH753最快的外设是200MHz的FMC SDRAM和480Mbps的USB HS——这个频率下立创EDA Pro完全够用。等你做到FPGA加DDR4那种级别再考虑AD或Allegro。Agent的核心价值从一次性消费到可积累资产这套流程做完留下什么不是一份可以扔掉的设计文档而是一个37页的结构化Wiki知识库。资产类型本次价值复利价值全接口阻抗规范表本次画板直接引用做H743、H755、H723改几行即可CubeMX引脚分配策略避免引脚冲突同系列引脚规划高度一致立创EDA预制模板层叠和阻抗一键配置嘉立创工艺参数通用下单备注模板本次投板用每块高速板都要用107篇文档的投入产出的不是一个项目的一次性成果而是可以持续复利增值的工程知识资产。实践出真知。版权所有 © AI的探索之旅| 转载请联系作者
