一、开篇MOS世界的“射极跟随器”在上一篇文章中我们详细拆解了双极型晶体管BJT中的射极跟随器CC。如果你是学CMOS模拟电路或者正在阅读现代集成电路设计相关的资料你会发现一个几乎一模一样的角色——源极跟随器Source Follower也叫共漏极电路Common Drain, CD。如果说BJT是依靠“电流控制”那么MOSFET就是依靠“电压控制”。这种控制机理的根本性差异导致了源极跟随器虽然功能上与射极跟随器神似但在物理机制、数学推导、性能表现和设计陷阱上有着本质的不同。源极跟随器是CMOS模拟集成电路中最常用的单元电路之一。它广泛存在于运算放大器的输出级驱动低阻负载电平位移电路DC Level Shift缓冲器Buffer和隔离级采样保持电路Sample and Hold各类开关电容电路中它的核心特征依然是电压增益 Av​1且 ≈1输出跟随输入极高的输入阻抗栅极绝缘极低的输出阻抗推挽能力无电压放大能力但有电流放大/驱动能力但是MOSFET特有的体效应Body Effect和平方律特性使得源极跟随器的分析和设计比它的BJT兄弟要“狡猾”一些。本文将带你深入MOS管的物理底层彻底搞懂这个CMOS电路中的“润滑剂”。二、物理直觉从“平方律”到“自动稳压”要理解源极跟随器我们不能再用BJT那种“二极管导通”的直觉而要切换到MOSFET的“沟道控制”视角。1. 电路拓扑共漏极最基本的NMOS源极跟随器电路如下VDD │ │ Drain (D) ───────────────┐ │ │ Vin ────┼────────► Gate (G) │ │ │ MOSFET (NMOS) │ │ │ ├─── vout (Source S) ───┼──► To Load │ │ RS │ │ │ GND RL关键特征漏极D直接接电源 VDD​。对交流信号而言漏极是接地的“公共端”这就是“共漏极CD”名称的由来。输出从源极S取出。源极电阻 RS​​ 提供直流偏置路径和交流通路。2. 核心物理过程沟道的自我调节MOSFET的导电能力取决于栅源电压 VGS​和阈值电压 Vth​的差值。在源极跟随器中源极电压 VS​不是固定的而是由输出决定的。跟随过程详解静态建立在输入 Vin​施加之前假设 VS​0。此时 VGS​VG​−VS​Vin​−0Vin​。输入升高当 Vin​突然增加一个小的增量 Δvin​。沟道增强由于 VGS​瞬间变大MOS管的沟道变宽导电能力增强漏极电流 ID​试图增加。源极抬升ID​流过源极电阻 RS​根据欧姆定律 VS​ID​⋅RS​VS​也就是 vout​随之升高。负反馈调节VS​的升高使得 VGS​Vin​−VS​有回落的趋势。这个负反馈过程会一直持续直到新的平衡点建立。最终结果输出电压 vout​会紧跟输入电压 vin​的变化但始终低一个“门槛”。这个门槛不再是BJT中恒定的0.7V PN结压降而是与MOS管的跨导、电流和源极电阻密切相关的动态值。3. 体效应Body EffectMOS独有的“捣蛋鬼”这是源极跟随器与射极跟随器最大的不同点在BJT中基极-发射极是正向偏置的PN结基极-集电极为反向偏置。而在集成电路中NMOS的衬底Body/Bulk通常是接最低电位GND。在源极跟随器中当源极电压 VS​随着信号变化时源极与衬底之间的电压 VSB​也在变化。根据MOS物理Vth​Vth0​γ(∣2ϕF​VSB​∣​−∣2ϕF​∣​)物理含义当 VS​升高VSB​增大体效应系数 γ会导致阈值电压 Vth​变大。阈值电压变大意味着要达到同样的 ID​需要更大的 VGS​。换句话说输入电压 vin​不仅要用来克服原来的 Vth​还要额外分出一部分电压来抵消体效应带来的 Vth​增加。结论体效应使得源极跟随器的电压增益进一步降低并且引入了非线性。这是所有MOS源极跟随器设计者必须面对的“天敌”。三、直流分析建立静态工作点Q点为了让源极跟随器工作在放大区饱和区我们需要精心设置Q点。1. 设计目标晶体管必须工作在饱和区VDS​≥VGS​−Vth​。由于漏极接 VDD​源极电压为 VS​所以 VDS​VDD​−VS​。只要 VDD​足够大这个条件很容易满足。静态工作点 VSQ​应设置在电源轨的中间附近以获得最大对称摆幅。静态电流 IDQ​要适中兼顾功耗和速度。2. 图解分析在 ID​−VGS​坐标系中MOS管的转移特性曲线是平方律曲线ID​21​μn​Cox​LW​(VGS​−Vth​)2同时源极电阻 RS​引入了一条负载线VGS​Vin​−VS​Vin​−ID​RS​Q点就是这两条线的交点。3. 数值计算实例假设我们要设计一个源极跟随器VDD​3.3VRS​10kΩVin​2V(直流偏置)μn​Cox​W/L1mA/V2Vth0​0.7V忽略体效应γ0求解 IDQ​和 VSQ​VGSQ​Vin​−VSQ​IDQ​21​kn​(VGSQ​−Vth​)2VSQ​IDQ​RS​联立方程VSQ​21​kn​(Vin​−VSQ​−Vth​)2RS​代入数值VSQ​0.5×1m×(2−VSQ​−0.7)2×10kVSQ​5×(1.3−VSQ​)2解这个一元二次方程得到两个解。我们需要选择在物理上合理的那个通常 VSQ​Vin​−Vth​。解得 VSQ​≈1.07V。则 IDQ​VSQ​/RS​1.07V/10kΩ107μA。验证饱和区VDS​3.3−1.072.23VVGS​−Vth​2−1.07−0.70.23V。显然 2.23V0.23V工作在饱和区。四、交流小信号分析揭秘增益与阻抗这是理解源极跟随器性能的关键。我们将使用包含体效应的小信号模型。1. 小信号模型MOSFET的小信号模型包含栅极开路无电流受控电流源gm​vgs​体效应受控电流源gmb​vbs​输出电阻ro​沟道长度调制效应源极电阻 RS​并联负载 RL​等效为 RS′​RS​∥RL​。注意在源极跟随器中vbs​vb​−vs​0−vs​−vout​因为衬底交流接地源极电压等于输出电压。2. 电压增益 Av​的推导根据KCL和KVL输出电压 vout​是由 gm​vgs​和 gmb​vbs​共同作用在 RS′​∥ro​上产生的。vout​(gm​vgs​gmb​vbs​)(RS′​∥ro​)由于 vgs​vin​−vout​且 vbs​−vout​代入得vout​[gm​(vin​−vout​)−gmb​vout​](RS′​∥ro​)整理求 Av​vout​/vin​Av​1(gm​gmb​)(RS′​∥ro​)gm​(RS′​∥ro​)​关键讨论无体效应 (gmb​0) 且 ro​→∞Av​1gm​RS′​gm​RS′​​这与射极跟随器的公式 Av​rπ​(1β)RE′​(1β)RE′​​re​RE′​RE′​​惊人地相似因为 gm​1/re​。当 gm​RS′​≫1时Av​≈1。有体效应 (gmb​0)分母中的 (gm​gmb​)比单纯的 gm​大。这意味着体效应降低了电压增益。体效应系数 gmb​ηgm​其中 η22ϕF​VSB​​γ​称为背栅跨导比通常在 0.1~0.3 之间。所以源极跟随器的增益总是小于同等条件下的射极跟随器增益。带负载能力当接上负载 RL​后RS′​减小增益 Av​会下降。这与射极跟随器一致。3. 输入阻抗 Rin​这是源极跟随器的一大优势。直流栅极氧化层是绝缘的输入阻抗理论上为无穷大。交流输入阻抗由栅极电容决定。Zin​jω(Cgs​Cgd​)1​在低频下输入阻抗依然极高MΩ级以上。这使得它非常适合作为示波器探头、高阻抗传感器的缓冲级。4. 输出阻抗 Rout​这是源极跟随器最核心的指标之一。我们对输出端施加测试电压 vtest​计算测试电流 itest​假设输入源 vin​短路保留内阻 RS​或偏置电阻的影响此处简化为理想电压源短路即 vin​0。经过推导详细过程涉及诺顿等效此处给出结果Rout​gm​gmb​1​∥ro​∥RS​关键讨论核心项 1/(gm​gmb​)这是从源极看进去的小信号电阻。体效应在这里扮演了一个奇怪的角色它帮助降低了输出阻抗因为 gmb​提供了一个额外的电流泄放路径。对比射极跟随器的 re​1/gm​忽略 ro​MOS源极跟随器的输出电阻约为 1/(gm​gmb​)比BJT略低如果 gmb​较大。与静态电流的关系gm​2μn​Cox​(W/L)ID​​。为了获得更低的输出阻抗更强的驱动能力需要增大静态电流 ID​或增大宽长比 W/L。RS​的影响如果源极电阻 RS​没有被旁路在源极跟随器中通常不被旁路它会并联在输出端从而提高输出阻抗。但在大多数单片IC设计中RS​是做在片内的有源负载或电流源其阻值很大对降低输出阻抗的贡献不大。五、频率响应为何它是优秀的缓冲器与CE电路类似源极跟随器也受益于没有密勒效应。1. 密勒效应的缺失在共源放大器中栅漏电容 Cgd​跨接在增益为 −Av​的输入输出之间产生可怕的密勒倍增(1Av​)Cgd​。在源极跟随器中电压增益 Av​≈1。Cgd​连接着栅极和源极交流输出。由于输出增益接近1Cgd​两端的交流电压差很小因此几乎没有密勒倍增效应。Cgd​只是作为一个普通的电容并联在输入和输出之间不会严重恶化高频响应。2. 极点位置源极跟随器有两个主要的极点输入极点由输入电阻主要是信号源内阻 Rsig​和输入电容Cgs​Cgd​决定。fp,in​2πRsig​(Cgs​Cgd​)1​输出极点由输出电阻 Rout​和输出电容Cdb​CL​决定。fp,out​2πRout​(Cdb​CL​)1​由于 Rout​非常小输出极点通常位于很高的频率。因此源极跟随器具有优异的高频响应是宽带缓冲器的理想选择。六、工程实战设计与应用中的“坑”与“药”1. 应用一电平位移Level Shift这是源极跟随器最经典的应用。vout​vin​−VGS​由于 VGS​通常在0.5V~1V之间源极跟随器可以将信号的直流电平向下移动约 VGS​。这在多级直流耦合放大器中至关重要可以防止信号在逐级放大过程中撞到电源轨。设计要点为了获得稳定的电平位移需要稳定的 VGS​这需要稳定的静态电流 ID​。因此源极电阻 RS​往往需要用一个电流源来代替以提供极高的交流阻抗稳定 ID​从而获得精确的电平位移。2. 应用二缓冲器Buffer用于隔离高阻抗信号源和低阻抗负载。实例一个片上振荡器输出阻抗很高如果直接驱动一个大的片外电容负载会导致振荡频率不稳定甚至停振。在中间插入一个源极跟随器利用其低输出阻抗可以有效驱动大电容负载起到隔离和缓冲的作用。3. 应用三采样保持电路Sample and Hold在开关电容电路中源极跟随器常用作单位增益缓冲器。当时钟信号控制开关闭合时输入信号对采样电容充电当时钟断开时源极跟随器保持电容上的电压并输出。其高输入阻抗确保了采样电容上的电荷不会被泄放低输出阻抗确保了信号能快速建立。4. 常见陷阱与解决方案陷阱一体效应导致的非线性如前所述体效应使得 Vth​随 VS​变化导致 Av​随信号幅度变化产生非线性失真。解决方案使用PMOS在某些工艺中PMOS的衬底可以接源极N阱工艺从而完全消除体效应。如果信号摆幅允许用PMOS做源随器是更好的选择。使用深N阱Deep N-Well将NMOS放置在独立的深N阱中使阱电位可以独立连接通常接源极从而消除体效应。但这会增加工艺成本和面积。增大 gm​RS​当 gm​RS​≫1时增益 Av​≈1体效应的影响相对减弱。但这需要消耗更多的功耗。陷阱二输出摆幅受限源极跟随器的输出摆幅无法达到电源轨。上限当 Vin​接近 VDD​时为了维持饱和VGD​≤Vth​。所以 Vout(max)​≤VDD​−Vth​。下限当 Vin​减小时ID​减小Vout​下降。为了保证MOS管不进入线性区VDS​必须足够大。通常 Vout(min)​≥VDS(sat)​。解决方案使用轨对轨Rail-to-Rail输入/输出结构的运放或者采用折叠共源共栅Folded Cascode等更复杂的拓扑。陷阱三热噪声MOSFET的热噪声主要来自沟道。源极跟随器的输出噪声电压谱密度为vn,out2​​gm​4kT​⋅(1gm​RS​)21​≈gm​4kT​(当 gm​RS​≫1时)为了降低噪声需要增大 gm​增大电流或尺寸。这与降低输出阻抗的需求是一致的。七、进阶源极跟随器 vs. 射极跟随器为了让你更清晰地理解两者的异同这里有一个详细的对比表特性射极跟随器 (BJT CC)源极跟随器 (MOS CD)控制机理​电流控制 (IB​→IC​)电压控制 (VGS​→ID​)输入阻抗​高 (rπ​(1β)RE​)极高​ (栅极绝缘仅电容)输出阻抗​低 (re​≈VT​/IE​)低 (1/(gm​gmb​))电压增益​≈1(略小于1)≈1(略小于MOS受体效应影响)电流增益​β(很大)≈∞(直流)交流由 gm​决定线性度​较好 (IC​指数关系但有负反馈)较差 (平方律且有体效应)功耗​静态功耗较大 (需要 IB​)静态功耗极低​ (栅极无电流)工艺​双极工艺CMOS工艺 (主流)特殊效应​无体效应 (Body Effect)​噪声​较低 (闪噪主要在低频)较高 (1/f噪声通常更严重)带宽​受限于密勒效应 (但较小)宽带 (无密勒效应)一句话总结射极跟随器是“大力士”驱动力强线性度好但笨重耗电源极跟随器是“轻功高手”输入阻抗极高功耗极低但易受体效应干扰线性度稍差。八、总结源极跟随器的设计哲学源极跟随器CD是CMOS模拟设计中不可或缺的基石。它完美诠释了“阻抗变换”这一核心概念。它告诉我们增益不是唯一指标在很多情况下将一个高阻抗信号无损地传递到下一级比单纯放大它更重要。负反馈无处不在源极电阻 RS​构成了100%的串联负反馈赋予了电路稳定的增益和优良的输出特性。物理效应决定性能MOSFET特有的体效应是设计时必须考虑的因素它既带来了挑战非线性也提供了机遇降低输出阻抗。速度与功耗的折衷为了获得更低的输出阻抗和更好的噪声性能需要增大静态电流或器件尺寸这直接增加了功耗。这是模拟设计中永恒的Trade-off。当你下次打开一个CMOS运算放大器的版图看到输入级差分对之后紧跟着一个看似简单的源极跟随器输出级时请不要轻视它。正是这个低调的电路默默承受着驱动外部复杂世界的重任将芯片内部的微弱的模拟信号稳健地传递给了广阔的应用天地。最终口诀源随输入栅极连漏接电源源极出。电压增益略小于一阻抗变换显神威。体效虽是捣蛋鬼低频噪声亦堪忧。若能驾驭电流与尺寸便是模拟设计高手。