1. 项目概述为什么我们需要PAM4如果你最近在捣鼓高速网络设备或者关注数据中心、AI服务器这些硬核领域那你大概率已经不止一次听到“PAM4”这个词了。它不再是实验室里的神秘代码而是已经实实在在地跑在了我们每天使用的网络基础设施里。简单来说PAM4是一种信号调制技术它能让一根物理通道比如一根光纤或一对铜线在同样的时间内传输比传统技术多一倍的数据。听起来是不是有点像给高速公路从双车道拓宽成了四车道没错核心思想就是这么回事。但为什么是现在为什么PAM4突然变得如此重要这背后是数据洪流带来的现实压力。高清视频、云计算、人工智能训练这些应用对数据传输速率的要求是指数级增长的。传统的NRZ不归零码调制一个信号周期只能表示1个比特0或1速率提升主要靠拼命提高信号频率。但频率越高信号衰减和失真就越严重对物理材料和工艺的要求也呈几何级数上升成本和技术瓶颈很快就触顶了。PAM4的出现就像是在不显著增加“车速”信号频率的前提下通过让每辆车每个信号符号能装载更多“货物”信息比特从而大幅提升整条路的“货运总量”总数据速率。对于追求极致带宽和能效的数据中心来说这几乎是当前技术路径下的必然选择。所以这篇内容就是为你准备的无论你是硬件工程师、网络运维还是对底层技术好奇的开发者。我们不只讲PAM4是什么更会拆解它到底是怎么工作的在实际部署时会遇到哪些“坑”以及它如何深刻地改变了从芯片互联到长距离光通信的整个技术栈。你会发现理解PAM4是理解下一代高速互联技术的关键钥匙。2. PAM4技术原理深度拆解从NRZ到四电平的跃迁要搞懂PAM4最好的办法就是把它和我们已经用了很多年的NRZNon-Return-to-Zero不归零码放在一起对比。NRZ也被称为PAM2因为它只有两个电平一个高电平代表逻辑“1”一个低电平代表逻辑“0”。在每个单位间隔UI Unit Interval内信号只携带1个比特的信息。它的优点是简单、鲁棒性好眼图张开度大对噪声和抖动不那么敏感。2.1 PAM4的核心四电平编码PAM4的全称是4-Level Pulse Amplitude Modulation即四级脉冲幅度调制。顾名思义它在一个UI内使用四个不同的电压或光功率电平来代表信息。这四个电平可以编码2个比特的信息。具体映射关系通常是这样的电平3 (最高)代表二进制11电平2代表二进制10电平1代表二进制01电平0 (最低)代表二进制00这样一来在相同的符号速率波特率下PAM4的数据速率是NRZ的两倍。例如一个56 GBaud每秒560亿个符号的PAM4信号其数据速率就是112 Gbps因为每个符号2个比特。而要实现112 Gbps的速率如果用NRZ就需要112 GBaud的符号速率这对芯片的SerDes串行器/解串器和信道性能的要求是极其苛刻的。2.2 优势与代价带宽效率与信噪比的权衡PAM4最大的优势就是带宽效率翻倍。在物理信道带宽受限的情况下这是常态这是提升速率最直接有效的办法。它允许我们使用成熟、成本更优的工艺如28nm、16nm和现有的信道如已经部署的OM3/OM4多模光纤或DAC铜缆来达到更高的数据速率比如从25G/50G平滑演进到100G/400G乃至800G。然而天下没有免费的午餐。PAM4引入了三个明显的代价信噪比SNR要求急剧升高NRZ只有1个电平差眼高而PAM4有3个电平差且电平之间的间距只有NRZ眼高的1/3。这意味着同样的噪声幅度对PAM4信号造成的误判风险远大于NRZ。可以说PAM4是用信号幅度上的“分辨率”换取了时间上的“效率”因此它对信道损耗、反射、串扰等噪声源极度敏感。设计复杂度增加发射端需要更精密的数模转换器DAC来产生四个准确且稳定的电平接收端则需要高性能的模数转换器ADC或多个比较器来区分这四个电平。同时需要更复杂的均衡技术如前向反馈均衡FFE和连续时间线性均衡CTLE来对抗信道损耗。测试与调试难度加大传统的NRZ眼图“睁一只眼闭一只眼”还能勉强工作PAM4的眼图是“三只眼”叠在一起称为“眼图层”任何一层闭合都会导致误码。测试中需要关注垂直眼图张开度VECP、线性度、噪声裕量等一堆新指标对测试仪器和方法都提出了新挑战。注意很多人误以为PAM4的功耗会是NRZ的两倍。实际上由于速率翻倍总功耗确实会增加但并非线性关系。先进的PAM4 SerDes设计通过优化架构和采用更低功耗工艺努力将每比特的能耗pJ/bit降低这才是技术演进的关键目标。3. PAM4系统的关键技术与实现要点理解了原理我们来看看要构建一个可用的PAM4系统需要攻克哪些技术难关。这不仅仅是换一个调制格式那么简单而是一整套系统性的工程。3.1 发射机Tx设计精准的电平生成发射机的核心任务是产生干净、准确、稳定的四个电平。这通常通过一个高线性度的DAC来完成。设计难点在于线性度DAC的输出必须确保四个电平之间的间隔高度均匀。非线性会导致电平间距不等直接压缩接收端的判决裕量。抖动时序抖动会转化为垂直方向的噪声对于电平间距很小的PAM4来说尤为致命。需要极低抖动的时钟源和精心设计的输出驱动器。预加重/去加重为了补偿信道的高频损耗发射端通常采用FFE。对于PAM4FFE抽头系数的设计更为复杂需要权衡预加重效果和信号线性度。在实际芯片中你可能会看到“PAM4 DSP”模块它集成了编码、预加重、电平映射等功能是发射机的“大脑”。3.2 接收机Rx设计在噪声中精确判决接收机的任务是从被噪声和失真蹂躏过的信号中准确地恢复出原来的四个电平。主流方案有两种ADCDSP方案使用一个高速ADC将整个模拟波形数字化然后通过强大的数字信号处理器DSP进行均衡、时钟恢复和判决。这种方案灵活性强均衡能力出色是长距离、高性能应用如光模块的主流选择但功耗相对较高。模拟均衡多比较器方案使用CTLE等模拟均衡器初步打开眼图然后用三组比较器设置三个不同的参考电压同时判决直接输出2比特数据。这种方案功耗低、延迟小常用于芯片间短距互联如SerDes但对模拟电路设计精度要求极高。接收机设计的灵魂在于自适应均衡。信道特性会随着温度、老化等因素变化接收机必须能实时调整均衡器参数以始终维持最佳的眼图张开度。这通常通过最小均方误差LMS等算法来实现。3.3 信道要求与均衡技术PAM4对传输信道PCB走线、电缆、光纤的质量要求比NRZ苛刻得多。主要关注以下指标插入损耗IL高频损耗必须足够小。IEEE等标准组织会对不同速率和距离下的最大插入损耗做出规定。回波损耗RL阻抗不匹配引起的反射会严重干扰信号要求信道有良好的阻抗连续性。串扰邻近信道的干扰对PAM4是重大威胁需要良好的屏蔽和布线隔离。为了对抗信道损伤除了发射端的FFE和接收端的CTLE在高速长距场景下还会采用判决反馈均衡DFE。DFE能有效消除符号间干扰ISI但对反馈路径的延迟要求极其严格是设计中的难点。实操心得在评估一个信道是否支持PAM4时不要只看频域指标如S参数。一定要做时域仿真生成PAM4的眼图并检查其垂直和水平裕量是否满足接收机灵敏度要求。很多在NRZ下“看起来还行”的信道在PAM4仿真下眼图可能已经完全闭合。4. PAM4在高速互联中的典型应用场景PAM4不是一项孤立的技术它的价值体现在具体的高速互联标准中。下面我们看几个最主流的应用。4.1 数据中心以太网400G/800G的基石当前数据中心内部互联正从100G、200G向400G和800G快速演进。这些标准普遍采用PAM4调制。400G-SR8/DR4/FR4这些是多模和单模光模块标准。例如400G-DR4使用4路波长或4根光纤每路采用53.125 GBaud的PAM4调制实现4x 100G 400G的总速率。相比早期用16路25G NRZ实现400G的方案端口密度和功耗优势明显。800G目前有800G-SR8、800G-DR8等方案。其实现方式可以看作是400G的进一步扩展例如使用8路106.25 GBaud PAM4或者更高速率的单通道PAM4如200G/lane。在这些光模块内部电接口如芯片与光器件之间也普遍采用PAM4形成了从电到光端到端的PAM4链路。4.2 芯片间互联与板级互连在服务器主板、交换机板卡内部CPU、GPU、交换芯片、内存之间的数据交互速率越来越高。SerDes的速率从28G NRZ向56G PAM4演进已成为主流。PCIe 6.0这是PAM4进入计算领域的一个标志性应用。PCIe 6.0将每通道速率提升至64 GT/s由于采用1b/1b编码有效数据速率约64 Gbps其物理层就采用了PAM4调制并引入了强大的前向纠错FEC来保证可靠性。Compute Express Link (CXL)等新兴高速互连协议其物理层也基于PAM4 SerDes。注意事项板级PCB设计对于56G PAM4 SerDes至关重要。需要严格控制走线长度、阻抗、过孔stub并采用损耗更低的材料如M6、M7等级的高频板材。电源完整性的要求也更高因为SerDes对电源噪声非常敏感。4.3 高速电缆DAC/AEC连接数据中心机柜内、机柜间的大量短距离连接通常5米使用直接附装铜缆DAC或有源光缆AEC。为了提升密度和降低成本这些电缆也从早期的4x 25G NRZ向4x 50G PAM4即200G DAC或8x 50G PAM4400G DAC演进。有源电缆AEC则在电缆两端加入了重定时芯片对PAM4信号进行再生从而支持更长的距离。5. PAM4系统的测试、调试与故障排查实录部署PAM4系统一半是设计另一半是测试和调试。这一部分充满了“坑”也是经验最能体现价值的地方。5.1 核心测试项目与方法发射机测试眼图与眼图层使用高速示波器带宽需≥信号基频的2.5倍捕获波形生成PAM4眼图。关键指标是垂直眼图张开度VECP和水平眼图宽度。需要分别观察三个眼图层L0L1 L1L2 L2L3的质量。线性度测试测量差分非线性DNL和积分非线性INL确保DAC的电平输出是线性的。抖动分解分析随机抖动RJ和确定性抖动DJ特别是周期性抖动PJ和数据相关抖动DDJ它们对PAM4系统影响更大。接收机测试压力容限测试使用误码仪BERT产生叠加了各种损伤如正弦抖动、噪声、码间干扰的PAM4信号输入给被测接收机测量其误码率BER。这是衡量接收机鲁棒性的黄金标准。灵敏度测试逐渐降低输入信号幅度找到接收机能维持规定BER通常为1E-12或更低的最小信号幅度。系统级测试与一致性测试需要遵循相关标准如IEEE 802.3bs/cd OIF-CEI PCIe CEM进行全套测试。这包括环回测试、实际信道下的误码率测试等。5.2 常见问题与排查技巧在实际调试中你会遇到各种各样的问题。下面是一个快速排查指南现象可能原因排查思路与解决方向误码率高无法链接1. 发射机电平不准或线性度差。2. 信道损耗过大或反射严重。3. 接收机均衡器未正确适配。4. 时钟抖动过大。1. 用示波器检查Tx输出眼图和线性度。2. 测量信道S参数检查IL和RL是否超标。优化连接器、端接。3. 检查Rx是否成功完成训练Training查看均衡器系数。尝试强制复位训练流程。4. 测量参考时钟的抖动谱。眼图层高度不均发射机DAC非线性或驱动器失真。校准发射机或检查驱动器供电。有时需要通过DSP微调预加重系数来补偿。系统在高温下误码率飙升1. 信道性能随温度漂移。2. 芯片或光模块性能温度漂移。1. 确保信道设计有足够的温度裕量。2. 检查设备散热。确认芯片/模块的均衡器是否支持温度自适应。可能需要启用更强大的FEC。特定码型误码率高均衡器特别是DFE未能完全消除长尾ISI或存在码型相关噪声。使用更复杂的压力码型如PRBS31Q测试。调整DFE抽头系数或启用更长的抽头。检查电源噪声是否与数据码型耦合。实操心得一善用FEC前向纠错。PAM4系统几乎都依赖强力的FEC如RS-FEC KP4-FEC来将较高的原始误码率Pre-FEC BER 如1E-5或1E-6纠正到极低的最终误码率Post-FEC BER 如1E-15。调试时首要关注Pre-FEC BER。只要Pre-FEC BER在FEC纠错能力阈值之下称为“FEC Cliff”链路就是稳定的。不要一味追求极低的Pre-FEC BER而过度调整有时反而会引入不稳定因素。实操心得二眼图不是唯一真理。一个“看起来”很漂亮的PAM4眼图不一定代表链路性能好。因为眼图是无数个波形叠加的统计结果可能掩盖了一些罕见的、但会导致错误的特定码型损伤。最终一定要以长时间如24小时的误码率测试结果为准确保没有“突发误码”或“错误平层”现象。6. 未来展望与PAM4的演进PAM4是目前100G/lane到200G/lane速率区间的主流甚至唯一选择。但随着速率向400G/lane甚至更高迈进单纯的PAM4也面临极限。业界已经在探索和部署更高级的技术PAM6/PAM8通过增加电平数量来进一步提升频谱效率。但这会进一步恶化SNR要求对线性度和噪声控制的要求达到变态级别目前仅在极短距芯片内互联有探索。相干技术下沉将原本用于长途干线光通信的相干探测技术结合高阶QAM调制和数字信号处理引入数据中心互连。这能极大提升频谱效率和传输距离但成本和功耗是目前需要攻克的关键。空分复用与CPO在物理维度上做文章如使用更多芯数的光纤空分复用或将光引擎与交换芯片紧密封装在一起共封装光学CPO减少电互联的距离和损耗从而为继续使用相对简单的调制格式如PAM4创造条件。从我个人的工程实践来看PAM4技术至少在未来5-8年内仍将是高速互联的绝对中坚力量。它的价值不仅在于技术本身更在于它驱动了整个产业链的升级——从芯片、光器件、测试测量到连接器、PCB材料。吃透PAM4意味着你掌握了打开下一代高速数字系统大门的钥匙。它的每一个技术细节无论是均衡算法里一个抽头系数的调整还是测试中一个抖动分量的溯源都直接关系到系统的成败与成本。这门技术既需要深厚的理论支撑也离不开在实验室里反复调试积累的“手感”而这正是硬件工程师的乐趣与挑战所在。