USB PD电源设计实战：TPS25740控制器核心架构与外围电路详解 1. 项目概述为什么我们需要一颗专用的USB PD源控制器如果你最近拆解过一台支持USB-C充电的笔记本电脑电源适配器或者一个能输出60W、100W的移动电源大概率会在电路板上看到一颗不起眼的QFN小芯片。它可能只有4x4毫米大小但却是整个系统的大脑负责与你的手机、电脑“对话”协商出合适的电压和电流。这颗芯片就是USB PD源控制器。我接触USB PD设计有几年了从早期的分立方案MCU协议芯片一大堆外围电路到如今高度集成的专用控制器感触最深的就是协议层的复杂性和安全性的严苛要求已经远远超出了用通用MCU“兼职”处理的能力范围。USB PD 2.0/3.0协议规范文档动辄数百页里面定义了复杂的状态机、精确的时序要求、严格的电气参数以及必须响应的各种消息。自己用软件实现不仅开发周期长更难以保证在各种边角情况比如通信干扰、异常插拔下的稳定性和安全性。一旦协议握手失败或保护机制失灵轻则设备无法充电重则可能损坏昂贵的负载设备。这就是像德州仪器TPS25740/40A这类专用控制器的价值所在。它把USB Type-C连接检测、PD协议引擎、电源路径控制、多重保护电路全部集成在了一颗芯片里。你只需要通过几个引脚的上拉/下拉电阻来配置它“能提供哪些电压和功率”它就能自动完成从检测到连接、广播供电能力、协商合约、控制外部MOSFET导通、输出电压转换、直至异常保护的全过程。对于电源工程师来说这相当于把最头疼的“软件”和“协议”问题交给了芯片自己可以更专注于传统的“硬件”部分变压器设计、功率拓扑、散热和EMI。简单来说TPS25740/40A这类芯片的出现让开发一个符合规范、安全可靠的USB PD电源从一项复杂的系统级工程变成了一个更偏向于“应用电路设计”的任务。接下来我们就深入这颗芯片的内部看看它是如何工作的以及在设计时有哪些必须注意的“坑”。2. 芯片核心架构与功能模块解析TPS25740和TPS25740A在功能上几乎一致主要区别在于支持的电压档位组合。TPS25740支持5V、12V、20V而TPS25740A支持5V、9V、15V。这个差异主要是为了适配不同电池组电压的平台例如9V/15V常见于一些便携设备。我们以TPS25740为例进行拆解。2.1 核心功能框图与工作流程虽然数据手册里有官方的功能框图但我们可以用更工程化的视角来理解它的工作流上电与待机当VPWR主电源引脚4.65V-25V或VDD可选辅助电源上电后芯片初始化。此时GDNG/GDNS栅极驱动输出为低关闭外部MOSFETVBUS上无电压。芯片通过CC1/CC2引脚持续输出一个微弱的检测电流约80uA-330uA取决于配置这个状态功耗极低典型值仅8.5µA。连接检测与角色识别当一个USB-C设备Sink受电端插入时其内部的5.1kΩ下拉电阻Ra会将CC1或CC2其中一个引脚的电平拉低。芯片检测到这个电压变化低于V(RDSTD)阈值典型值0.19V经过tCCDeb典型185ms去抖后确认连接有效。同时根据是哪一根CC线被拉低芯片能判断出插头的正反插方向。广播供电能力连接建立后芯片根据HIPWR、PSEL、PCTRL、EN12V这四个配置引脚的状态组合出将要广播的“电源数据对象”。它会通过CC线以BMC双相标记码编码发送Source_Capabilities消息告诉对方“我能提供5V/3A、12V/3A、20V/5A”这是一个示例组合。协议协商与功率合约受电设备收到广播后会回复一个Request消息例如“请给我20V/5A”。芯片收到请求后会检查这个请求是否在自己广播的能力范围内。如果合法芯片会通过CTL1/CTL2引脚输出相应的逻辑电平去控制外部的DC-DC转换器比如一个Buck-Boost电路将输出电压调整到20V。功率路径接通与稳压在发出Accept消息并等待tST典型30ms后芯片会拉高GDNG引脚相对于GDNS导通连接在VBUS通路上的外部N-MOSFET将调整好的20V电压提供给受电设备。同时芯片持续监控VBUS电压通过VBUS引脚和负载电流通过ISNS引脚检测采样电阻压降实施过压、欠压、过流保护。异常处理与复位如果发生输出短路、过载、过热或者通信超时tNoResponse约4.8秒无响应芯片会进入故障处理流程关闭GDNG断开MOSFET通过DSCG引脚外接的电阻对VBUS电容进行放电并可能发送Hard Reset信号尝试恢复通信或等待故障解除。整个流程完全由硬件状态机实现响应速度快确定性高。下面我们重点剖析几个关键模块。2.2 配置引脚详解如何告诉芯片“你能做什么”这是硬件设计的第一步也是最容易出错的地方之一。TPS25740/40A通过4个引脚来定义其行为它们的状态必须在芯片上电时就确定下来。引脚名称功能描述配置方法与含义HIPWR高功率/电压选择这是一个四态输入引脚通过连接DVDD、GND或经由一个100kΩ电阻连接DVDD/GND来设置。它主要与PSEL配合决定峰值功率和是否启用5A大电流档位。例如HIPWR接GNDPSEL接GND对应的是15W5V/3A模式。PSEL功率选择同样是四态输入引脚配置方法与HIPWR相同。它与HIPWR的组合共同从12个TPS25740或11个TPS25740A预定义的功率档位中选择一个作为系统能提供的最大功率。例如HIPWR通过100k电阻接DVDDPSEL接GND对应的是60W20V/3A。EN12V/EN9V12V/9V使能这是一个关键且容易误解的引脚。对于TPS25740此引脚拉低EN12V0时才允许在广播列表中包含12V PDO电源数据对象。如果悬空或拉高则即使HIPWR/PSEL配置支持也不会广播12V。TPS25740A同理控制的是9V档位。这意味着即使硬件支持你也可以通过此引脚在应用层禁用某个中间电压档。PCTRL功率控制这是一个动态控制引脚。当输入电压高于阈值典型1.75V时芯片广播全功率当低于阈值时广播的电流值会减半。这可以用于实现简单的节能模式或者通过MCU动态调整广播的功率例如在适配器温度过高时降额运行。实操心得配置引脚的上拉/下拉数据手册强调HIPWR和PSEL绝对不能悬空悬空会导致未定义行为。最稳妥的做法是直接连接到DVDD或GND。如果需要通过电阻配置务必使用精度1%的100kΩ电阻并且PCB布局上要尽量靠近芯片引脚避免被噪声干扰。EN12V/EN9V和PCTRL引脚内部有高阻态上拉/下拉但为了状态明确建议也通过一个10kΩ电阻进行明确上拉到DVDD或下拉到GND。2.3 电源管理与栅极驱动安全控制VBUS通断这是芯片的“执行机构”直接关系到系统的安全和效率。双电源输入VPWRVDD芯片设计非常灵活。VPWR4.65V-25V通常直接来自前级电源的主输出。VDD0-5.5V是一个可选的低压电源输入如果提供芯片会优先使用VDD可以降低功耗。如果只使用VPWR芯片内部LDO会从其产生所需电压。在实际设计中如果前级有稳定的3.3V或5V电源例如来自主控MCU的电源强烈建议将其连接到VDD这可以降低芯片温升并提高轻载效率。栅极驱动器GDNG/GDNS这是一个高压开漏输出对用于驱动外部背靠背的N沟道MOSFET。GDNS连接到MOSFET的源极SGDNG连接到栅极G。当需要导通时芯片内部将一个电流源典型20µA连接到GDNG通过一个外部的栅极电阻通常10Ω对MOSFET的栅源电容Cgs充电从而实现缓启动减少VBUS上的电压尖峰。当需要关断时GDNG内部通过一个300Ω典型值的电阻快速下拉到GDNS电位关闭MOSFET。这种设计使得驱动电路可以跟随VBUS电压浮动无需额外的电平移位电路简化了设计。主使能GD这是一个全局关断引脚。当GD引脚被外部电路比如MCU或过温保护电路拉低低于1.6V时会强制关闭GDNG输出无论协议状态如何。这是系统级的“紧急停止”按钮。放电电路DSCG当合约结束或发生故障时VBUS线上的大电容通常是数百微法上可能残留高压。芯片会打开DSCG引脚内部的开漏MOSFET通过一个外部电阻R(DSCG)将VBUS电容上的电荷泄放掉。这个电阻的选型很重要阻值太小放电电流太大可能超过DSCG引脚的能力连续5mA脉冲350mA阻值太大放电太慢。对于25V系统通常选择80Ω左右。注意事项VBUS电容与放电电阻的计算假设VBUS电容C(BUS)为220µF目标电压为20V希望在不大于t1s时间内放到安全电压如0.5V。放电过程近似为RC放电V(t) V0 * exp(-t/RC)。可以推导出所需电阻R ≤ -t / (C * ln(Vt/V0))。代入数值R ≤ -1 / (220e-6 * ln(0.5/20)) ≈ 78.6Ω。因此选择80Ω电阻是合理的。放电峰值电流I_peak V0 / R 20V / 80Ω 250mA在芯片的脉冲电流能力350mA之内。务必根据你设计中实际的VBUS最大电压和电容值来核算这个电阻的功率和电流避免损坏芯片。3. 关键外围电路设计与参数计算理解了芯片内部逻辑后外围电路的设计就决定了系统的最终性能和可靠性。下图是一个典型的应用框图我们将围绕它展开讨论[简化应用框图示意] From AC Mains - [AC/DC Flyback] - Vraw (e.g., 24V) | ----- [TPS25740] - VBUS - Type-C Port | | | | | CTL1 CTL2 GDNG/GDNS | | | | ----- [DC-DC Converter] - Vout (5/12/20V)3.1 电流采样与过流保护OCP电路过流保护是电源系统的生命线。TPS25740通过ISNS和VBUS引脚来检测负载电流。具体做法是在VBUS的通路上串联一个毫欧级别的采样电阻R(SENSE)ISNS引脚接在电阻靠近负载的一端VBUS引脚接在电阻靠近电源的一端。工作原理芯片内部是一个差分比较器持续监测V(ISNS) - V(VBUS)的压差。这个压差就是采样电阻两端的电压V(SENSE) I(LOAD) * R(SENSE)。当V(SENSE)超过内部阈值VI(TRIP)时触发过流保护。阈值选择VI(TRIP)有两个档位由HIPWR引脚配置是否启用5A模式决定。非5A模式VI(TRIP)典型值22.6mV。5A模式VI(TRIP)典型值34mV。采样电阻R(SENSE)计算这是设计的核心。我们需要根据目标过流点和芯片阈值来反推。目标假设我们希望过流保护点在I(OCP) 5.5A为5A额定输出留出10%余量。公式R(SENSE) VI(TRIP) / I(OCP)计算使用5A模式的典型阈值34mVR(SENSE) 0.034V / 5.5A ≈ 6.18 mΩ。选型与精度我们需要选择一个阻值接近6.18mΩ且功率和精度都满足要求的电阻。例如选择一个5W 6.2mΩ ±1%的锰铜丝电阻或合金采样电阻。必须使用高精度、低温漂的采样电阻普通厚膜电阻的温漂会严重影响保护点的准确性。滤波网络R(F)C(F)ISNS和VBUS是高速比较器的输入端极易受到开关噪声干扰。必须在靠近芯片引脚处放置一个RC低通滤波器。数据手册推荐在ISNS和VBUS之间并联一个100Ω电阻R(F)并从ISNS到地接一个100pF电容C(F)。这个滤波器的截止频率f_c 1/(2π*R(F)*C(F)) ≈ 16MHz足以滤除常见的百kHz级别的开关噪声同时不会显著影响OCP的响应速度tOCP典型15µs。踩坑记录采样电阻的布局是魔鬼我曾在早期版本中将采样电阻放在了距离芯片较远的位置ISNS和VBUS的走线形成了环路拾取了大量的开关噪声导致系统在重载切换时误触发OCP。黄金法则采样电阻应尽可能靠近TPS25740放置。ISNS和VBUS的走线应作为一对紧密耦合的差分对从采样电阻的两端直接、平行地走到芯片引脚并立即接入滤波电容。绝对不要让大电流的VBUS电源走线从这对敏感走线中间穿过。3.2 电压监控与过压/欠压保护OVP/UVP芯片通过VBUS引脚直接监测输出电压。它包含两套保护机制快速过压保护FOVP这是一个响应速度极快tFOVP典型30µs的比较器阈值固定例如20V合约下为23.05V。一旦VBUS电压超过此阈值立即关闭栅极驱动(GDNG)防止电压失控飙升。FOVP在电压转换期间也是有效的。慢速过压/欠压保护SOVP/UVP这套保护的阈值更接近额定值例如20V合约下SOVP为22.0VUVP为16.1V但在电压转换过程中tST期间会被禁用。这是为了允许输出电压在切换过程中有一个合理的建立和稳定时间避免误触发。tST结束后SOVP/UVP重新启用。设计要点VBUS引脚的输入阻抗很高为了抑制噪声同样需要在靠近引脚处放置一个滤波电容C(PDIN)数据手册推荐值为10µF。这个电容与VBUS线上的总输出电容是并联的有助于稳定检测电压。3.3 配置引脚电阻网络计算当HIPWR或PSEL需要通过电阻配置时需要计算具体的电阻值。芯片内部通过一个精密的电流源和ADC来测量这些引脚上的电压从而判断状态。内部结构可以等效为芯片在DVDD1.85V和引脚之间有一个电流源I(SEL)同时引脚通过一个内部电阻R(INT)典型值连接到地。外部电阻R(SEL)与内部电阻形成分压。状态判断芯片测量引脚电压V(PIN)根据其落在哪个电压区间来判断是“直接接GND”、“通过电阻接GND”、“通过电阻接DVDD”还是“直接接DVDD”。电阻选型数据手册明确要求R(SEL)必须为100kΩ ±20%。不要试图使用其他阻值因为芯片内部的判断阈值是针对这个特定阻值范围校准的。使用1%精度的100kΩ电阻即可。3.4 电源去耦与旁路电容模拟芯片的稳定性极度依赖干净、稳定的电源。TPS25740有几个电源和输出引脚需要仔细处理引脚推荐电容作用与选型要点VAUX0.1µF, X7R, 10V内部模拟电路如比较器、基准源的主电源。必须使用低ESR的陶瓷电容紧贴芯片引脚放置回路面积最小。VTX0.1µF, X7R, 10VCC线BMC通信发射器的电源。同样需要紧贴引脚确保通信波形干净。DVDD0.22µF, X7R, 10V内部数字核心及CTL1/CTL2/UFP等数字引脚的上拉电源。此引脚还能对外提供最高35mA电流可为配置电阻或光耦等小负载供电。电容需满足负载跳变需求。VDD0.1µF, X7R, 10V如果使用外部VDD此电容必须添加。VPWR1µF - 10µF, X7R, 耐压高于输入主电源输入。除了靠近芯片的这个小电容前级电源的输出端还应有一个更大的储能电容如47µF-100µF。布局警告所有这些电容的接地端都必须通过最短、最宽的路径连接到芯片的AGND和GND引脚并最终汇聚到系统的主接地平面上。AGND和GND在芯片内部并非完全隔离在PCB上必须用宽导线或平面直接连接在一起。4. 典型应用电路搭建与调试要点让我们以一个具体的例子来串联所有设计一个支持5V/3A、12V/3A、20V/5A最大100W的USB PD适配器。4.1 系统框图与元件选型前级AC/DC将交流电转换为一个稳定的直流母线电压例如24V。这部分可以是反激式(Flyback)、LLC等拓扑输出功率需大于100W并留有余量。后级DC/DC需要一个可调输出的降压Buck或降压-升压Buck-Boost转换器接受TPS25740的CTL1/CTL2控制产生5V、12V、20V输出。例如可以使用TI的TPS54335等支持宽输入电压的Buck控制器。TPS25740电路配置要实现100W20V/5A查数据手册Table 1需要设置HIPWR通过100kΩ接DVDDPSEL直接接GND。EN12V接GND以启用12V档位。电流采样选择一颗6.2mΩ, 1%, 5W的采样电阻。VI(TRIP)按34mV计算保护点I(OCP)0.034/0.0062≈5.48A符合要求。放电电阻假设VBUS总电容为330µF最大电压25V。为在1秒内放到0.5V计算R(DSCG) ≤ -1 / (330e-6 * ln(0.5/25)) ≈ 51Ω。选择51Ω峰值电流25/51≈0.49A略超芯片连续电流能力但放电是短时脉冲且芯片有热保护通常可接受。为更稳妥可选68Ω或82Ω放电时间稍长。栅极驱动选择两颗N-MOSFETQ1, Q2背靠背连接防止电流倒灌。MOSFET的选型至关重要额定电压需大于VBUS最大值至少30V导通电阻Rds(on)要小以减少损耗栅极电荷Qg要小以利于快速开关。例如可选择CSD17579Q3ATI推荐型号Vds30V Rds(on)9.8mΩ。栅极串联电阻R(GATE)选10Ω。控制接口CTL1/CTL2连接到后级DC-DC转换器的反馈网络或使能引脚通过改变其逻辑电平来切换输出电压。具体连接方式需参考DC-DC芯片的数据手册。4.2 PCB布局指南糟糕的布局会毁掉一切精心的设计。以下是针对TPS25740的布局核心原则星型接地与模拟/数字分离虽然芯片有AGND和GND但PCB上应使用一个统一的、完整的接地平面。所有小信号地电容地、采样电阻地、芯片地应像星形一样单点连接到这个地平面上的一点避免大电流地环路干扰小信号地。电流采样回路最小化这是最高优先级。采样电阻R(SENSE)的焊盘要足够大以散热。从R(SENSE)到ISNS和VBUS引脚的走线必须短、直、等长、并行紧靠形成差分对。它们下面必须是完整的地平面且远离任何开关节点如电感、MOSFET的Drain极。电源去耦电容紧贴引脚VAUX、VTX、DVDD的0.1µF/0.22µF电容必须放在芯片对应引脚的正下方或紧邻位置过孔直接打到地平面。高压走线间距VBUS、VPWR、GDNG、GDNS、DSCG这些可能承受20V以上电压的走线必须保证与其他低压走线之间有足够的爬电距离和电气间隙。对于消费类产品通常要求至少0.5mm以上。CC信号线保护CC1/CC2走线应尽可能短并考虑ESD保护。虽然芯片内部集成了IEC 61000-4-2级别的ESD保护接触放电±8kV但在端口附近增加一个小的TVS二极管如SMAJ5.0A到地是更保险的做法。4.3 上电调试与功能验证焊接好第一版PCB后按以下顺序调试静态检查先不要上电用万用表二极管档检查电源对地、VBUS对地是否有短路。检查所有电阻、电容值是否正确特别是配置电阻。空载上电只给VPWR比如24V上电不连接USB-C负载。测量VAUX、VTX、DVDD引脚电压是否正常约3.2V, 1.125V, 1.85V。测量CC1/CC2引脚电压应为V(OCN)典型值在2.7V-4.35V之间这表明芯片处于DFP模式正在输出检测电流。连接检测测试用一个USB-C表或一个简单的USB-C负载带5.1kΩ下拉电阻连接端口。此时应观察到CC1或CC2其中一个引脚电压被拉低到约0.2VvRd电压。UFP引脚从高阻态变为低电平内部下拉有效。DVDD引脚电压应保持稳定如果DVDD上有外部负载此步可验证其带载能力。协议通信测试使用专业的USB PD协议分析仪如Total Phase的PD分析仪或便宜些的C-FORCE表连接在电源和负载之间。上电后分析仪应能捕捉到TPS25740发出的Source_Capabilities消息内容应与你的引脚配置一致例如包含5V、12V、20V PDO。电压切换与带载测试通过协议分析仪或支持PD的电子负载请求不同的电压档位如先请求5V再请求20V。用示波器同时监测CTL1/CTL2应在收到请求后约tST30ms时改变状态。后级DC-DC输出应在CTL信号变化后稳定切换到对应电压。GDNG-GDNS电压差应在电压稳定后tSTL260ms内变为高电平约7-12V导通外部MOSFET。VBUS电压应平滑上升到目标值无过冲或振荡。保护功能测试这是保证产品可靠性的关键。过流测试在20V档位下逐步增加负载电流直至超过5.5A。用示波器触发GDNG信号观察当VBUS采样电阻压降超过34mV时GDNG是否在tOCP15µs内被拉低MOSFET关闭。过压测试通过外部电源或调整反馈人为将VBUS电压抬高至超过FOVP阈值如20V档位下升至23.5V。观察GDNG是否快速关断。短路测试在输出端进行瞬间短路可使用电子负载的短路功能。观察保护是否迅速动作且故障解除后系统能否按协议尝试恢复发送Hard Reset后重试。5. 常见问题排查与实战经验分享即使按照数据手册设计在实际调试中还是会遇到各种问题。以下是我和同事们踩过的一些坑以及解决方案。5.1 问题1插入设备无反应UFP引脚不拉低现象板上电正常CC引脚有电压但插入USB-C设备后UFP引脚始终为高电平无任何反应。可能原因与排查CC线连接错误检查PCB上CC1/CC2是否正确连接到了USB-C连接器的CC1/CC2引脚。USB-C插座有24个引脚非常容易接错。务必对照连接器手册和PCB封装逐一核对。配置引脚状态错误测量HIPWR、PSEL、EN12V的电压确认其电平符合预期。特别注意EN12V/EN9V如果悬空内部可能是高电平导致中间电压档被禁用但芯片仍应能检测到连接。最可能的是配置引脚悬空进入了未定义状态。VBUS电容过大或漏电在连接瞬间芯片会检测VBUS电压是否低于V(VBUS_FTH)典型3.7V。如果VBUS上的电容太大或者前级DC-DC有轻微漏电可能导致VBUS电压无法在要求时间内降到阈值以下从而连接检测失败。尝试断开VBUS上的大电容再测试。ESD损坏在焊接或调试过程中CC引脚可能因静电损坏。检查CC引脚对地阻抗是否异常。5.2 问题2PD协议通信不稳定频繁断开重连现象设备能识别也能开始充电但几分钟后甚至几秒钟后就会断开然后重新握手。可能原因与排查BMC通信波形差用示波器高频档至少200MHz带宽直接探测CC引脚需使用高阻抗探头或焊接一个微小电容和电阻做隔离。观察发送的BMC信号波形是否清晰上升/下降沿是否陡峭应在300-600ns幅值是否稳定在1.125V左右。差的波形通常由VTX引脚旁路电容缺失、布线过长或受干扰导致。电源噪声干扰VAUX或DVDD电源上有较大的噪声干扰了芯片内部的模拟或数字电路。用示波器交流耦合观察这些电源引脚上的纹波应小于50mVpp。确保去耦电容紧贴引脚且接地良好。VBUS电压纹波过大后级DC-DC转换器在带载时输出纹波过大可能触发芯片的UVP/SOVP保护。用示波器测量VBUS在满载下的纹波通常要求小于额定电压的2%-3%。优化后级DC-DC的输出滤波电感、电容和布局。过热保护触摸TPS25740芯片是否异常发烫。检查ISNS采样电阻的压降计算是否正确MOSFET的导通损耗是否过大导致芯片内部功耗高。确保芯片的散热焊盘PAD良好地焊接在PCB的接地覆铜上必要时增加过孔散热到背面铜层。5.3 问题3无法成功切换到高电压档位如20V现象5V输出正常但请求12V或20V时CTL信号变化了但VBUS电压没变或者变化不正确。可能原因与排查CTL信号未正确连接/解析确认CTL1/CTL2的走线连接到了后级DC-DC转换器的正确引脚。用示波器验证在请求电压切换时这两个引脚的电平变化是否符合DC-DC芯片的逻辑要求例如005V0112V1020V。后级DC-DC响应慢或故障CTL信号变化后DC-DC需要时间调整输出电压。检查DC-DC的反馈环路补偿是否合理在负载阶跃或电压切换时是否稳定。可能需要在CTL信号和DC-DC之间增加简单的RC延时或逻辑电路。EN12V引脚配置再次确认对于TPS25740如果EN12V引脚没有被正确拉低12V和20V档位都可能不会被广播。测量该引脚电压确保为低电平0.5V。功率协商失败使用协议分析仪查看完整的通信过程。可能受电设备Sink在收到Source_Capabilities后发送的Request消息中请求的电压/电流组合与你的源端广播的不完全匹配例如请求20V/2A但你的广播里只有20V/5A导致芯片拒绝请求。确保你的配置与负载需求兼容。5.4 问题4过流保护点不准或误触发现象负载电流还未到设定值就保护或者已经远超设定值还不保护。可能原因与排查采样电阻精度与温漂这是最常见的原因。你使用的6.2mΩ采样电阻精度是1%还是5%温漂是多少ppm/°C在高温下阻值漂移可能使实际保护点偏移超过10%。必须使用高精度、低温漂的专用采样电阻。ISNS/VBUS滤波过强R(F)和C(F)构成的低通滤波器截止频率过低延迟了OCP响应导致在瞬间过流时保护不及时。或者在负载动态变化时滤波导致检测电压出现尖峰误触发。可以尝试微调C(F)的值如从100pF减小到47pF但需用示波器观察ISNS-VBUS差分信号上的噪声是否可接受。布局噪声如前所述ISNS/VBUS走线拾取了开关噪声。用示波器差分探头直接测量采样电阻两端的电压波形观察在开关频率点是否有明显的毛刺。优化布局是根本解决方法。芯片阈值偏差VI(TRIP)本身有公差例如34mV ±15%。在设计时应按照最小值29mV和最大值39mV来计算最坏情况下的保护点范围确保在最小值时不会过早保护在最大值时仍能提供足够的安全裕量。最后一点个人体会TPS25740/40A是一颗非常成熟和强大的芯片但它不是一个“傻瓜式”解决方案。它把协议的复杂性封装了起来但把电源设计的严谨性留给了工程师。成功的关键在于三点一是吃透数据手册特别是时序图和电气参数表二是严格遵守PCB布局规范尤其是小信号和功率地的处理三是进行充分、全面的测试包括常温、高低温、各种负载组合和异常情况。当你把这些都做到位后得到的将是一个稳定、可靠、符合标准的USB PD电源足以应对市场上绝大多数设备的充电需求。