TMS320F2802x SCI与I2C寄存器深度解析与实战避坑指南 1. 项目概述与核心价值在嵌入式开发尤其是基于TI C2000系列DSP如TMS320F2802x的电机控制、数字电源或工业自动化项目中串行通信是连接控制器与外部世界的关键桥梁。其中串行通信接口SCI和内部集成电路I2C是两种最基础、最常用的通信外设。很多工程师在入门时面对厚厚的数据手册和一堆寄存器描述常常感到无从下手要么是照搬例程知其然不知其所以然要么是在调试通信故障时面对一堆状态标志位束手无策。我经历过这个阶段也踩过不少坑。比如在调试一个多机SCI通信网络时因为对接收就绪标志RXRDY和FIFO中断触发逻辑理解不透彻导致数据丢失却迟迟找不到原因又比如在配置I2C与一个EEPROM通信时因为时钟配置寄存器I2CCLKL/H计算错误通信速率不匹配导致读写时序全部错乱。这些问题的根源往往在于对底层寄存器工作机制的模糊认识。本文的目的就是带你穿透数据手册的表格和位域描述从一线工程师的视角深入解析TMS320F2802x的SCI和I2C模块。我们不止看寄存器每个位是干什么的更要弄明白它“为什么”要这么设计以及在实战中“如何”正确配置和使用它们特别是那些容易让人栽跟头的细节。无论是SCI的仿真缓冲器SCIRXEMU的妙用还是I2C时钟分频的精确计算抑或是FIFO中断级别的权衡策略我都会结合自己的调试经验把原理、配置和避坑指南讲透。如果你正在使用C2000进行开发并且希望彻底掌握这两种通信外设让代码更健壮、调试更高效那么这篇文章正是为你准备的。2. SCI模块深度解析从数据流到寄存器实战SCI即串行通信接口本质上是一个UART通用异步收发器。在C2000上它是一个全双工、异步的串行通信模块意味着收发可以同时进行且不需要统一的时钟线通过起始位、停止位和波特率来同步数据。2.1 SCI数据流与核心寄存器角色要理解寄存器必须先理解数据在SCI模块内部的流动路径。我们可以把SCI模块想象成一个有前后台的生产线。发送路径你的程序CPU是生产计划的制定者。当需要发送一个字节时CPU将这个字节写入发送数据缓冲寄存器SCITXBUF。SCITXBUF相当于一个“待发区”或“前台缓存”。一旦数据从SCITXBUF被搬运到发送移位寄存器TXSHFSCITXBUF就空了此时硬件会置位发送就绪标志TXRDY并可能产生中断告诉CPU“前台缓存空了你可以准备下一个字节了。”而TXSHF则像是一个“发射台”它负责按照设定的波特率将数据一位一位地通过TXD引脚推送到外部线路上。当TXSHF完成一个字节的发送后如果SCITXBUF里已经有新的数据它会自动将其载入并开始下一次发送。接收路径外部设备发送的数据位通过RXD引脚被接收移位寄存器RXSHF一位一位地收集起来。当收齐一个完整的数据帧包括起始位、数据位、校验位和停止位后RXSHF会将这个字节的数据“打包”并搬运到接收数据缓冲寄存器SCIRXBUF中。这个搬运动作会置位接收就绪标志RXRDY并可能产生中断通知CPU“数据已到货请到前台SCIRXBUF取件。”CPU读取SCIRXBUF后RXRDY标志会自动清零为接收下一个数据做好准备。这里有一个关键点读取SCIRXBUF的操作会清除RXRDY标志。这个机制在普通操作中没问题但在调试时就会带来麻烦。想象一下你在CCS的观察窗口Watch Window里添加了SCIRXBUF变量想实时监控串口收到了什么。每当你刷新观察窗口相当于一次读取RXRDY标志就被清除了这可能会打断你程序中对接收状态的判断逻辑或者让你无法持续观察数据流。2.2 调试利器SCI接收仿真缓冲器SCIRXEMU正是为了解决上述调试困境TI的工程师设计了一个非常巧妙的寄存器SCI接收仿真缓冲器SCIRXEMU。根据你提供的资料它的偏移地址是6h。这个寄存器的精妙之处在于它并非一个物理上独立于SCIRXBUF的缓冲区。数据手册里明确写着“SCIRXEMU is not physically implemented; it is just a different address location to access the SCIRXBUF register without clearing the RXRDY flag.” 翻译过来就是SCIRXEMU并没有被物理实现它只是一个不同的地址映射通过这个地址去访问SCIRXBUF但不会触发清除RXRDY标志的操作。你可以把它理解为SCIRXBUF的一个“只读镜像”或“观察窗口专用接口”。当你的调试器如CCS通过SCIRXEMU的地址去读取数据时硬件会返回SCIRXBUF中当前的数据但完全绕开了“读取即清除RXRDY”这个逻辑。这样你就可以在观察窗口里放心地添加SCIRXEMU实时查看串口接收到的每一个字节而不用担心会影响程序运行状态。实操心得在调试SCI接收中断服务程序ISR时我强烈建议在观察窗口同时添加SCIRXBUF和SCIRXEMU。SCIRXBUF用于观察程序逻辑读取后的值通常你会看到它被ISR清空而SCIRXEMU则用于持续监视线上实际到来的数据这对于排查数据丢失、帧错误或中断响应不及时等问题极其有用。记住在代码中读取数据时必须使用SCIRXBUF仅在调试观察时使用SCIRXEMU。2.3 SCI FIFO模式提升效率的关键配置当通信数据量较大或波特率较高时如果每个字节都产生一个CPU中断中断开销将变得不可接受。SCI的FIFO先进先出模式就是为了解决这个问题而生的。它分别在发送和接收路径上增加了一个深度为16级对于F2802x的硬件缓冲区。发送FIFOTX FIFO你的程序可以一次性向FIFO写入最多16个字节的数据。硬件会依次将这些数据从FIFO搬运到SCITXBUF再发送出去。你不再需要为每个字节等待TXRDY中断而是可以设置一个“水位线”例如当FIFO中剩余数据少于4个时产生中断然后在中断服务程序中一次性补充多个数据大大降低了中断频率。接收FIFORX FIFO同理硬件可以连续接收最多16个字节存入RX FIFO。你可以设置当FIFO中数据量达到某个数量例如8个时才产生一次中断然后在中断中一次性读取多个数据。控制FIFO的核心是三个寄存器SCIFFTX发送FIFO控制、SCIFFRX接收FIFO控制和SCIFFCTFIFO控制。SCIFFTX寄存器关键位解析SCIFFENA (Bit 14)FIFO功能总开关。必须置1才能使能FIFO增强功能。TXFIFORESET (Bit 13)发送FIFO复位。写0复位FIFO指针并保持复位状态写1重新使能发送FIFO操作。在初始化FIFO或需要清空发送队列时这是一个关键操作位。TXFFST (Bits 12-8)只读位反映当前发送FIFO中有效数据的字数0-16。你可以通过它判断FIFO的填充情况。TXFFINT (Bit 7)发送FIFO中断标志。当FIFO状态满足触发条件时此位置1。TXFFINTCLR (Bit 6)发送FIFO中断标志清除位。写1清除TXFFINT标志。这是一个“写1清零”的位写0无效。TXFFIENA (Bit 5)发送FIFO中断使能。TXFFIL (Bits 4-0)发送FIFO中断触发级别。这是配置的精髓。当TXFFSTFIFO中数据量小于或等于TXFFIL设定的值时就会触发断如果中断已使能。例如FIFO深度为16你设置TXFFIL4那么当FIFO中的数据从5个减少到4个即空闲空间增多时就会产生中断提示你可以补充数据了。默认值为0意味着FIFO一空就中断失去了FIFO批处理的意义必须根据应用场景重新配置。SCIFFRX寄存器关键位解析其结构与SCIFFTX类似但逻辑相反。RXFFIL (Bits 4-0)接收FIFO中断触发级别。当RXFFSTFIFO中数据量大于或等于RXFFIL设定的值时触发中断。复位默认值是1Fh即31大于FIFO深度16这意味着默认情况下接收FIFO中断是禁用的你必须将其设置为一个小于等于16的值如8才能使能接收中断。RXFFOVF (Bit 15)接收FIFO溢出标志。这是一个非常严重的错误标志表示已经收到了超过16个字节的数据而CPU还没来得及读取最早的数据已经被覆盖丢失。一旦发生需要软件清除通过RXFFOVRCLR位并检查你的接收处理逻辑是否及时。SCIFFCT寄存器关键位解析FFTXDLY (Bits 7-0)FIFO传输延迟。这个位非常有用但常被忽略。它定义了每个字节从TX FIFO传输到TXSHF之间的延迟单位是波特率时钟周期。加入延迟可以人为地在字节间产生一个“空闲时间”这在某些需要流控但又没有硬件RTS/CTS引脚的情况下可以模拟一种简单的“自动流控”机制防止接收端缓冲区溢出。数据手册给出了计算公式当配置为1个停止位时帧间延迟就是FFTXDLY值当配置为2个停止位时延迟是FFTXDLY - 1。配置避坑指南初始化顺序配置FIFO相关寄存器SCIFFTX,SCIFFRX,SCIFFCT时务必在SCI模块复位SCICTL1.0 0状态下进行或在配置完成后再拉高SCIFFTX中的SCIRST位Bit 15来释放FIFO复位。中断级别设置TXFFIL和RXFFIL的设置需要在“中断响应及时性”和“CPU中断开销”之间做权衡。对于发送如果设置得太小如1则中断频繁设置得太大如14则可能在需要发送数据时FIFO已接近清空造成总线空闲。对于接收设置太小可能导致频繁中断处理少量数据设置太大则可能增加单次中断处理延迟甚至导致溢出。通常对于稳定数据流设置为FIFO深度的一半如8是个不错的起点。溢出处理一定要在接收中断服务程序中检查RXFFOVF标志。一旦发生溢出除了清除标志还应考虑是否要清空FIFORXFIFORESET位并重新同步通信。3. I2C模块精讲从协议到寄存器配置I2C是一种同步、半双工、多主从的串行总线仅需两根线SDA数据线SCL时钟线就能实现多个设备间的通信在连接传感器、EEPROM、RTC等外设时非常常用。3.1 I2C协议基础与C2000实现要点在I2C总线上每一个通信过程都由主设备Master发起。通信以一个START条件SCL高电平时SDA从高到低的跳变开始接着发送7位或10位的从设备地址和1位读写方向位0写1读。被寻址的从设备Slave需要回复一个应答位ACK。之后便是连续的数据字节传输每个字节后都跟随一个应答位。通信以STOP条件SCL高电平时SDA从低到高的跳变结束。TMS320F2802x的I2C模块完整支持标准模式最高100kbps和快速模式最高400kbps。它内部集成了4级深的发送和接收FIFO同样用于减少中断开销。其操作模式主要分为四种主发送、主接收、从发送、从接收。模式之间的切换由硬件根据通信过程自动管理但需要软件正确配置相关寄存器。3.2 I2C时钟配置精度与稳定性的基石I2C通信的稳定性很大程度上取决于时钟SCL的精度。C2000的I2C模块时钟由系统时钟SYSCLK经过两级分频得到。第一级分频模块时钟Module Clock通过I2CPSC寄存器预分频寄存器配置。计算公式为I2C Module Clock Frequency SYSCLK / (I2CPSC 1)。数据手册强调为了满足所有I2C协议时序规范模块时钟频率必须在7-12 MHz之间。这是一个硬性约束必须在计算时首先满足。例如若SYSCLK为60MHz则I2CPSC应设置为60MHz / 12MHz - 1 4取整后确保模块时钟不高于12MHz。第二级分频主时钟Master Clock即SCL引脚频率当C2000作为主设备时它需要产生SCL时钟。SCL的高低电平时间分别由I2CCLKL低电平时间和I2CCLKH高电平时间两个寄存器控制。 SCL周期计算公式为T(SCL) T(mod) * [(ICCH d) (ICCL d)]其中T(mod)是模块时钟周期。ICCH是I2CCLKH寄存器中设置的值。ICCL是I2CCLKL寄存器中设置的值。d是一个依赖于I2CPSC值的延迟参数见下表。IPSC (I2CPSC值)延迟参数 d071615例如目标SCL频率为400kHz快速模式模块时钟为10MHzT(mod)0.1usIPSC1故d5。假设我们希望高低电平时间相等则(ICCH 5) (ICCL 5) T(SCL) / T(mod) (1/400kHz) / 0.1us 25 / 2.5 10?等一下这里计算有误我们重新算。T(SCL) 1 / 400kHz 2.5us。T(mod) 1 / 10MHz 0.1us。 所需的总分频系数N T(SCL) / T(mod) 2.5us / 0.1us 25。 因此(ICCH d) (ICCL d) 25。 令ICCH ICCL且d5则2 * (ICCH 5) 25ICCH 5 12.5。 取整ICCH ICCL 7。此时(75)(75)24实际SCL频率约为10MHz / 24 ≈ 416.7kHz略高于目标但在允许容差内。你可以微调ICCH和ICCL来精确匹配所需的占空比和频率。计算要点ICCH和ICCL的设定值必须确保最终产生的SCL高低电平时间满足I2C协议规范如快速模式下SCL低电平时间不少于1.3us高电平时间不少于0.6us。TI提供的计算工具或参考驱动库中的公式可以帮你完成这个计算但理解原理对于调试时序问题至关重要。3.3 I2C核心寄存器与操作流程1. 模式寄存器I2CMDR这是I2C模块的“大脑”控制着核心操作。MST (Bit 11)主/从模式选择。1为主模式0为从模式。TRX (Bit 9)发送/接收模式选择在主模式下有效。1为发送器0为接收器。RM (Bit 12)重复模式。这是一个非常实用的功能。在标准模式下你需要通过I2CCNT寄存器指定本次传输的字节数。而在重复模式下RM1传输会持续进行直到你在软件中发起STOP条件或新的START条件。这在连续读取传感器数据流时非常方便。STT (Bit 13)和STP (Bit 14)用于在主模式下生成START和STOP条件。注意STT和STP位是“脉冲”性质的硬件会在检测到它们被置位后自动清除。2. 数据寄存器与FIFOI2CDXR数据发送寄存器。CPU将待发送的数据写入此处。I2CDRR数据接收寄存器。CPU从此处读取接收到的数据。I2CSAR从地址寄存器。在主模式下存放你要通信的从设备地址。I2COAR自身地址寄存器。在从模式下存放本设备的地址用于被主设备寻址。 与SCI类似I2C也支持FIFO模式通过I2CFFTX和I2CFFRX寄存器结构与SCI的FIFO控制寄存器类似进行配置用于缓冲数据减少中断。3. 状态寄存器I2CSTR与中断BB (Bit 12)总线忙标志。这是判断总线是否可用的关键。在尝试发起START条件主模式前必须检查BB是否为0总线空闲。ARDY (Bit 11)寄存器访问就绪。当I2C模块处于准备好被CPU访问寄存器的状态时此位置1。RRDY (Bit 1)和XRDY (Bit 0)接收就绪和发送就绪标志非FIFO模式。NACK (Bit 10)无应答标志。如果发送地址或数据后未收到从设备的ACK此位置1。必须在中断服务程序中处理此情况通常意味着从设备不存在或通信失败需要软件干预如重试或报错。AL (Bit 9)仲裁丢失标志。在多主系统中当本机与其他主设备同时发起通信并竞争总线失败时此位置1。标准主发送操作流程非FIFO模式初始化配置GPIO复用为I2C功能配置I2CPSC、I2CCLKL/H设置波特率配置自身地址I2COAR从模式时用配置从设备地址I2CSAR。使能I2C模块设置I2CMDR中的IRS1。等待总线空闲检查I2CSTR.BB 0。配置I2CMDR设置MST1主模式TRX1发送RM0标准模式STT1产生STARTSTP0暂不产生STOP。同时在I2CCNT中写入要发送的字节数。将第一个要发送的数据通常是从设备寄存器地址写入I2CDXR。等待XRDY置位或使能XRDY中断表示I2CDXR已空可以写入下一个数据。写入后续数据字节。当最后一个字节写入后I2CCNT减为0硬件会自动产生STOP条件如果STP位在步骤4中被设置为1则需要手动置位STP。你也可以在最后一个XRDY中断中手动设置STP1来结束传输。4. 实战配置与调试技巧实录理论最终要服务于实践。下面我将结合代码片段和调试经验展示如何配置并安全地使用这些模块。4.1 SCI初始化与FIFO配置示例假设我们需要配置SCI-A波特率1152008位数据位1位停止位无校验使能发送和接收FIFO。// 首先确保SCI模块处于复位状态SW RESET SciaRegs.SCICTL1.bit.SWRESET 0; // 配置通信格式波特率、数据位、停止位、校验位 // 假设LSPCLK 50MHz 波特率115200 // BRR LSPCLK / (SCI波特率 * 8) - 1 50000000/(115200*8)-1 ≈ 53.25 // 取整53 实际波特率 50000000/((531)*8) ≈ 115740.7 (误差 0.5%可接受) SciaRegs.SCIHBAUD 0x0000; // 高位为0 SciaRegs.SCILBAUD 53; // 低位为53 SciaRegs.SCICCR.bit.SCICHAR 7; // 8位数据位 (71) SciaRegs.SCICCR.bit.PARITYENA 0; // 无校验 SciaRegs.SCICCR.bit.STOPBITS 0; // 1位停止位 SciaRegs.SCICCR.bit.LOOPBKENA 0; // 禁用回环模式 // 配置FIFO SciaRegs.SCIFFTX.bit.SCIFFENA 1; // 使能FIFO增强功能 SciaRegs.SCIFFTX.bit.TXFIFOXRESET 0; // 复位TX FIFO SciaRegs.SCIFFRX.bit.RXFIFORESET 0; // 复位RX FIFO DELAY_US(10); // 短暂延时确保复位完成 SciaRegs.SCIFFTX.bit.TXFIFOXRESET 1; // 释放TX FIFO复位 SciaRegs.SCIFFRX.bit.RXFIFORESET 1; // 释放RX FIFO复位 // 配置FIFO中断触发级别 SciaRegs.SCIFFTX.bit.TXFFIL 4; // 当TX FIFO中数据4时触发中断 SciaRegs.SCIFFRX.bit.RXFFIL 8; // 当RX FIFO中数据8时触发中断 SciaRegs.SCIFFCT.bit.FFTXDLY 0; // 字节间延迟为0 // 使能FIFO中断 SciaRegs.SCIFFTX.bit.TXFFIENA 1; // 使能TX FIFO中断 SciaRegs.SCIFFRX.bit.RXFFIENA 1; // 使能RX FIFO中断 // 使能SCI核心功能内部时钟使能发送器、接收器 SciaRegs.SCICTL1.bit.CLKOVERRIDE 0; // 使用内部时钟 SciaRegs.SCICTL1.bit.TXENA 1; // 使能发送 SciaRegs.SCICTL1.bit.RXENA 1; // 使能接收 // 最后释放软件复位SCI开始工作 SciaRegs.SCICTL1.bit.SWRESET 1; // 使能PIE中对应的SCI中断此处略去PIE配置细节4.2 I2C主模式读取EEPROM示例以读取一个24C02 EEPROM7位地址为0x50的某个地址的数据为例。// 1. 初始化I2C引脚和模块时钟 // 假设SYSCLK60MHz目标I2C时钟~400kHz模块时钟需在7-12MHz // 设置I2CPSC使模块时钟60/(41)12MHz (满足要求) I2caRegs.I2CPSC.all 4; // 计算ICCH, ICCL。假设d5目标T(SCL)2.5us, T(mod)1/12MHz≈0.0833us // N 2.5 / 0.0833 ≈ 30 // (ICCH5)(ICCL5)30令ICCHICCL则ICCHICCL10 I2caRegs.I2CCLKL 10; I2caRegs.I2CCLKH 10; // 2. 配置自身地址从模式时用主模式可设任意值但需避开冲突地址 I2caRegs.I2COAR 0x50; // 假设自身地址也是0x50需确保总线上无冲突 // 3. 配置从设备地址 I2caRegs.I2CSAR 0x50; // 要访问的EEPROM地址 // 4. 配置模式寄存器主模式发送标准模式产生START不产生STOP // I2CMDR 0x2620 (MST1, TRX1, RM0, STT1, STP0, IRS1) I2caRegs.I2CMDR.all 0x2620; // 5. 等待总线繁忙标志清除BB0和寄存器访问就绪ARDY1 while(I2caRegs.I2CSTR.bit.BB 1) { /* 等待总线空闲 */ } while(I2caRegs.I2CSTR.bit.ARDY 0) { /* 等待模块就绪 */ } // 6. 设置要传输的字节数先发送1字节EEPROM内部地址再接收1字节数据共2字节 I2caRegs.I2CCNT 2; // 7. 将要读取的EEPROM内部地址例如0x00写入数据发送寄存器 I2caRegs.I2CDXR 0x00; // 8. 等待发送就绪XRDY或中断。这里以轮询为例。 while(I2caRegs.I2CSTR.bit.XRDY 0); // 等待第一个字节地址发送完成 // 9. 此时第一个字节内部地址0x00已发送I2CCNT减为1。 // 我们需要将操作从“写”切换到“读”。这需要通过发送一个重复STARTRepeated START条件来实现。 // 重新配置I2CMDR主模式接收标准模式产生START重复START不产生STOP // I2CMDR 0x2C20 (MST1, TRX0, RM0, STT1, STP0, IRS1) I2caRegs.I2CMDR.all 0x2C20; // 10. 等待接收就绪RRDY while(I2caRegs.I2CSTR.bit.RRDY 0); // 11. 读取接收到的数据 Uint16 receivedData I2caRegs.I2CDRR; // 12. 此时I2CCNT已减为0传输结束。如果需要可以产生STOP条件。 // 或者如果后续还有操作可以保持总线状态。 // 产生STOP条件 I2caRegs.I2CMDR.bit.STP 1;4.3 调试过程中常见问题与排查技巧SCI常见问题收不到数据/数据乱码检查波特率这是最常见的问题。确保发送端和接收端的波特率、数据位、停止位、校验位完全一致。使用示波器或逻辑分析仪测量实际波特率。检查引脚配置确认TXD和RXD引脚是否正确复用且物理连接正常是否交叉连接TXD接RXD。检查FIFO/RXRDY状态在调试器中观察SCIRXST寄存器接收状态寄存器和SCIRXEMU。如果RXRDY始终为0可能是数据根本没进来如果FE帧错误、OE溢出错误、PE校验错误等标志置位则说明通信格式或时序有问题。检查中断如果使用中断确认PIE和CPU级中断是否已正确使能中断向量表配置是否正确。发送数据丢失检查TXRDY/TXFFST在发送前确保TXRDY为1或TXFFST小于16FIFO未满。在非FIFO模式下如果在前一个字节未完成发送时就写入下一个字节会导致数据丢失。检查FIFO中断级别在FIFO模式下如果TXFFIL设置得过高可能导致FIFO完全清空后CPU才被中断造成总线空闲。适当降低TXFFIL值。I2C常见问题通信无应答NACK检查从设备地址7位地址通常左移一位后构成一个字节最低位是R/W位。例如地址0x50写入I2CSAR时就是0x50。确保地址正确。检查物理连接SDA和SCL线是否都接了上拉电阻通常4.7kΩ到10kΩ线路是否接触良好检查从设备电源和就绪状态有些设备如EEPROM写入后需要几毫秒的写入周期Write Cycle Time在此期间不会响应。用逻辑分析仪抓取波形这是最直接的调试手段。查看START条件、地址字节、ACK位波形是否正常。仲裁丢失AL仅发生在多主系统中。检查总线上是否有其他主设备同时发起通信。确保你的主设备在发起通信前正确检查了BB总线忙标志。时序问题通信不稳定重点检查时钟配置严格按照数据手册公式计算I2CPSC、I2CCLKL、I2CCLKH确保模块时钟在7-12MHz范围内且最终SCL频率和占空比符合I2C协议要求。检查噪声滤波I2C模块内置了噪声滤波器可以通过I2CPFNC寄存器配置。在噪声较大的环境中可以适当增加滤波深度但注意这会增加信号延迟。测量SCL/SDA波形使用示波器观察上升/下降时间、高低电平电压是否满足从设备要求。过长的走线或过重的负载可能导致边沿过缓不符合时序要求。通用调试建议善用仿真缓冲器对于SCI一定要用SCIRXEMU在观察窗口看实时数据。状态寄存器是你的朋友遇到问题第一反应是去读SCIRXST、I2CSTR这类状态寄存器里面的错误标志FE, OE, PE, NACK, AL等能快速定位问题方向。简化问题如果复杂通信不通先从最简单的功能测试开始。对于SCI可以先尝试自发自收Loopback模式。对于I2C可以先尝试用逻辑分析仪看看主设备发出的START地址是否正确。参考官方例程TI的C2000ware库中提供了大量SCI和I2C的示例代码是很好的起点。但切忌无脑拷贝务必理解每一行配置的含义。