一、主存储器技术的基础与核心内容1.1 什么是主存储器主存储器（Main Memory），简称主存或内存，是计算机系统中CPU能直接访问的存储器，用于存放正在运行的程序和数据。一切数据要被CPU操作，都必须先装入主存。它与CPU共同构成计算机的主机部分。从计算机系统的整体层次来看，主存储器位于高速缓存（Cache）与辅助存储器（硬盘/SSD）之间——比缓存容量大但速度慢，比辅存速度快但容量小、价格高。它承担着"程序与数据的临时工作空间"这一核心角色。1.2 主存储器的物理组成主存储器主要由以下五部分组成：组成部分功能存储体由存储元构成的二维矩阵，每个存储元存储1位二进制数据地址译码器将CPU提供的地址转换为行列选择信号控制线路提供读写控制信号与时序地址寄存器（AR）保存当前CPU要访问的内存单元地址数据寄存器（DR）暂存从内存读出或即将写入的数据1.3 一条指令的执行与主存的交互主存储器在指令执行过程中处于核心地位。典型的一条指令执行步骤为：取指阶段：程序计数器（PC）→ 地址寄存器（AR）→ 主存（M）→ 数据寄存器（DR）→ 指令寄存器（IR）译码阶段：指令寄存器 → 指令译码器（ID）→ 控制器（CU）执行阶段：地址码（Ad）→ 地址寄存器（AR）→ 主存（M）→ 数据寄存器（DR）→ 累加器（AC）每一步都涉及主存的读或写操作，主存的访问速度直接决定了指令执行的整体效率。1.4 主存储器的核心技术：DRAM当前主流主存储器主要采用动态随机存取存储器（DRAM）技术实现。DRAM的每个存储单元由一个晶体管（1T）和一个电容器（1C）组成。电容器存储电荷，晶体管控制对电容器的访问：电容充电状态 → 二进制"1"电容放电状态 → 二进制"0"由于电容器存在漏电现象，DRAM需要每64毫秒执行一次全阵列刷新，确保数据在断电前持续有效。这种"需要周期性刷新"的特性，正是"动态"（Dynamic）之名的由来。1.5 SRAM：主存的"表亲"与DRAM不同，静态随机存取存储器（SRAM）采用由六个晶体管（6T）构成的双稳态锁存器。通过正反馈回路维持高低电平状态，无需刷新即可稳定保存数据。SRAM读写速度可达纳秒级，但由于每个存储单元需要6个晶体管，单元面积大、集成度低、成本高，主要用于CPU的L1/L2/L3缓存，而非大容量主存。二、主存储器技术的特点与特性特点说明CPU可直接访问主存是CPU唯一能直接寻址访问的存储层次随机存取访问任何存储单元的时间相同，与物理位置无关易失性断电后数据全部丢失存取速度较快访问时间在几十纳秒级别容量相对较小通常在GB到TB级别，远小于辅助存储器采用半导体技术主要由DRAM芯片构成需要周期性刷新DRAM需每64ms刷新一次三、主存储器技术的优缺点3.1 优点优点