TPS65903x-Q1 PMIC电源跌落保护：SMPS直通风险与PCB布局实战 1. 项目概述TPS65903x-Q1 PMIC的SMPS电源跌落保护与布局设计在汽车电子、高性能处理器模块这些对电源完整性要求极高的领域一颗设计精良的电源管理芯片PMIC往往是系统稳定运行的基石。德州仪器TI的TPS659038-Q1和TPS659039-Q1正是为此类严苛应用而生的汽车级PMIC。它们集成了多达7路可配置的开关电源SMPS和11路/6路LDO为复杂的车载信息娱乐系统、数字仪表盘或传感器融合模块提供一站式电源解决方案。然而功能强大也意味着设计复杂。尤其是在处理开关电源SMPS时一个常被忽视但极其致命的风险是在系统输入电源VCC1意外跌落或移除的瞬间如果处理不当可能导致PMIC内部SMPS的高边和低边MOSFET同时导通形成从输入到地的直通路径。这种“直通”电流轻则导致器件异常开关、输出电压紊乱重则直接造成芯片的永久性热损坏。本文的核心正是要深入剖析TPS65903x-Q1数据手册中关于“1.8V最低输入电压”警告背后的原理并给出从理论计算到PCB布局、再到实测验证的一整套工程化解决方案。这不是照本宣科而是结合了多次硬件调试和故障分析后总结出的实战指南。2. 核心风险解析为何SMPSx_IN必须高于1.8V要理解这个1.8V的“生命线”我们必须先拆解一个同步降压转换器SMPS在正常和异常关断时的内部逻辑状态。2.1 同步Buck的直通风险TPS65903x-Q1内部的每个SMPS通道都集成了高边HS-FET和低边LS-FETMOSFET。正常工作时它们由内部栅极驱动器以互补非重叠的方式控制绝不会同时导通。这个驱动逻辑的“大脑”——包括PWM控制器、电平移位器、死区时间生成电路——都需要一个最低的电压来维持其正确逻辑判断和驱动能力这个电压就来自VCCA内部模拟电源通常由VCC1经LDO稳压后产生。当系统输入电压VCC1开始跌落并触及用户编程的关断阈值VSYS_LO例如2.75V-3.10V可调时PMIC会启动关断序列。关键点在于从VCC1跌至VSYS_LO阈值到内部逻辑最终关闭所有SMPS输出存在一个固有的延迟时间数据手册典型值为180µs最大198µs。在这段“生死窗口期”内如果VCC1以及由其衍生的VCCA跌落过快导致内部逻辑电压过早崩溃栅极驱动器就可能失去对MOSFET的精确控制。此时HS-FET和LS-FET的栅极电压可能处于不可预测的中间电平导致两者同时部分导通。一旦发生这种情况输入电压SMPSx_IN将通过这两个FET直接对地短路产生巨大的直通电流Cross-Conduction Current。这个电流在极短时间内就会在芯片内部产生局部热点导致硅片烧毁。2.2 引脚电压与内部逻辑电压的差异你可能会问VCC1不是给整个芯片供电吗为什么特别强调SMPSx_IN这个功率引脚的电压这里涉及PCB布局引入的寄生电感问题。VCC1是芯片的模拟主电源引脚而SMPSx_IN是每个SMPS通道的独立功率输入引脚。在PCB上即使它们最终都连接到同一个电源平面从输入大电容到VCC1引脚与到SMPSx_IN引脚走线的路径和长度不同其寄生电感L_parasitic也不同。根据电感公式V L * di/dt当SMPS开关管动作特别是关断瞬间电流变化率di/dt极大或输入电源突然移除时SMPSx_IN引脚上会感应出负向的电压尖峰Negative Transient Spike。因此可能出现一种危险情况VCC1引脚电压尚未低于逻辑工作最低电压但SMPSx_IN引脚电压包含负向尖峰已瞬间低于1.8V。这个1.8V是内部栅极驱动电路能够可靠关断高边NMOS管所需的最低电压。如果SMPSx_IN低于此值高边FET无法被完全关断直通风险剧增。所以数据手册的警告是双重保险在器件被完全禁用之前必须保证SMPSx_IN引脚电压包括所有负向瞬态始终维持在1.8V以上。3. 输入电容计算为意外掉电准备“能量缓冲”既然知道了风险根源预防措施的核心就是在VCC1跌至VSYS_LO以下后为芯片内部逻辑争取到足够的、稳定的“撤退时间”即那180-198µs使其能有序关断所有SMPS。这通过在VCC1引脚处放置足够的储能电容来实现。3.1 关键计算公式与参数解读数据手册给出了公式10这是工程设计的核心C I × ΔT / (VSYS_LO – VCC1MIN)我们来逐一拆解每个参数的真实含义和取值逻辑C (总电容)这是我们需要计算的目标值。指在VCC1引脚上看到的总有效电容包括前级稳压器的输出电容、PCB上的储能电容以及PMIC自身的输入电容。I (总电流)这是PMIC从VCC1引脚汲取的总输入电流。注意这不是某个SMPS的输出电流而是所有正在工作的SMPS、LDO以及芯片静态电流的总和。最坏情况用于计算是PMIC所有通道满载工作时的总输入电流。你需要根据你的具体配置哪些SMPS/LDO使能输出电压/电流是多少和估算的转换效率来精确计算。一个简化方法是I ≈ (Pout_total / η) / VCC1_nom其中Pout_total是所有输出功率之和η是估算的整体效率例如85%。ΔT (最大去抖时间)即VCC1低于VSYS_LO后到器件开始关断的最大延迟。必须使用数据手册给出的最大值198µs以确保在最坏工艺角、温度下仍能满足要求。VSYS_LO你通过OTP或寄存器设定的关断阈值电压。例如你设定为2.9V。VCC1MIN为确保SMPSx_IN不跌破1.8VVCC1引脚必须维持的最低电压。这个值不是1.8V因为SMPSx_IN的电压可能因PCB寄生电感而低于VCC1。你需要根据布局估算或测量这个差值ΔV_spike。一个工程上常用的保守估计是VCC1MIN 1.8V ΔV_spike。对于布局良好的设计ΔV_spike可以控制在200-500mV。因此一个典型的安全取值是VCC1MIN 2.3V。3.2 计算实例与选型考量假设一个应用场景PMIC总输入功率估算为I 2.5AVCC1_nom 5V。VSYS_LO设定为2.9V。保守估计VCC1MIN 2.3V。ΔT 198µs。代入公式C 2.5A × 198µs / (2.9V - 2.3V) 2.5 × 0.000198 / 0.6 ≈ 0.000825 F 825 µF计算结果解读你需要在VCC1引脚处提供至少825µF的有效电容才能在电源突然移除时支撑芯片完成安全关断。实操要点电容类型必须使用低ESR的陶瓷电容如X5R X7R作为主力因为它们响应速度快能有效抑制高频瞬态。可以辅以一定量的铝电解或聚合物电容来提供大容量储能但要注意其ESR和频率特性。电容布局这825µF电容必须尽可能地靠近VCC1引脚放置。大容量电容可以稍远但必须与VCC1引脚通过低阻抗的电源平面连接。前级考虑如果PMIC由前级DC/DC或LDO供电该稳压器的输出电容也应计入总电容C。你需要确保前级稳压器在失能后其输出电容能协同为PMIC供电。冗余设计在实际设计中建议在此计算值上增加20-30%的余量以应对电容容值随直流偏压和温度的变化尤其是陶瓷电容。4. PCB布局设计从原理到实践的“降寄生”艺术再大的电容如果布局不当导致寄生电感过大其效果也会大打折扣。TPS65903x-Q1数据手册第9节的布局指南其核心思想就是最小化高频开关回路中的寄生电感和电阻。4.1 布局黄金法则地平面策略功率地PGND为所有SMPS的SMPSx_GND引脚、输入输出电容的接地端建立一个完整、坚固的实心接地平面。这是高频开关电流的返回路径低阻抗至关重要。模拟/逻辑地AGND为GND_ANA、GND_DIG、VIO_GND等引脚使用独立的、安静的接地区域。单点星型连接将PGND和AGND在芯片下方理想情况或附近一个单独的点连接起来。这可以防止开关噪声污染敏感的模拟和数字电路。输入电容布局最高优先级紧贴引脚每个SMPSx_IN引脚的输入电容典型值4.7µF必须以最短、最宽的走线直接连接到该引脚和对应的SMPSx_GND引脚。这个回路面积要最小。数据手册的量化指标表9-1给出了优化的布局范例EVM中CIN到SMPSx_IN的寄生电感做到了0.5nH级别电阻在1-2mΩ级别。这是你的布局目标。多电容并联如果使用多个电容并联要确保它们到引脚和地平面的阻抗均衡避免电流集中。功率回路布局对于每个SMPS由SMPSx_IN→ 输入电容 → 芯片内部HS-FET →SMPSx_SW→ 功率电感 → 输出电容 →SMPSx_GND构成的环路面积必须最小化。电感、输出电容应尽可能靠近SMPSx_SW引脚。SMPSx_SW节点是高频2.2MHz、高dV/dt的噪声源其走线应短而宽并远离敏感的模拟走线如反馈FDBK、晶振、模拟输入。过孔与层叠对于承载开关电流的路径输入、输出、地使用多个并联过孔来降低通孔电感。避免在开关节点SMPSx_SW上换层如果必须换层务必使用多个过孔。4.2 关键电压的测量验证布局完成后如何验证你的设计是否达标数据手册给出了明确的测量方法图9-2 图9-3这是硬件工程师的“必修课”。测量目标验证在最恶劣条件启动浪涌、高温、满载下高边FET (SMPSx_IN-SMPSx_SW) 和低边FET (SMPSx_SW-SMPSx_GND) 两端的电压尖峰绝对值不超过7V器件的绝对最大额定值。测量工具示波器高分辨率、高采样率≥4GS/s带宽足够通常≥200MHz。探头必须使用有源差分探头。单端探头的地线夹会引入巨大的环路电感测到的振铃是失真的毫无参考价值。测量步骤高边FET测量差分探头的正端连接到SMPSx_IN引脚尽可能用探头尖直接点测焊盘或引出的测试点。差分探头的负端-连接到SMPSx_SW引脚。测量SMPSx_IN相对于SMPSx_SW的电压。波形中的负向尖峰开关导通瞬间是关注重点其谷值不应低于-7V即差值不超过7V。低边FET测量差分探头的正端连接到SMPSx_SW引脚。差分探头的负端-连接到SMPSx_GND引脚必须选择离该SMPS最近的地引脚例如同组的SMPSx_GND。测量SMPSx_SW相对于SMPSx_GND的电压。波形中的正向尖峰开关关断瞬间是关注重点其峰值不应超过7V。实测心得很多初次测量开关电源的工程师会忽略探头的接地方式。差分探头是唯一能准确捕获开关节点与地之间真实电压的工具。使用不当的探头你可能会看到一个高达几十伏的虚假尖峰那其实是测量环路引入的噪声而非芯片实际承受的电压。5. 系统级保护与外围电路设计除了芯片级的电容和布局系统级设计也需考虑周全以应对意外的电源中断。5.1 使用电源监控器Supervisor对于由系统输入电压如12V电池直接供电的场景一种稳健的方案是增加一个独立的电源监控芯片如TI的TPS3890-Q1。连接监控器的输入接系统输入电压如12V输出接PMIC的ENABLE或PWRHOLD引脚。逻辑当系统输入电压跌落到一定阈值此阈值应高于PMIC安全关断所需的最低电压折算值监控器立即拉低使能信号命令PMIC开始有序关断。这为PMIC的关断序列争取了时间避免其因输入电压暴跌而进入非受控状态。5.2 利用前级稳压器如果PMIC由前级DC/DC转换器供电该转换器的输出电容可以成为重要的储能单元。计算协同在计算总电容C时必须将前级转换器的输出电容有效值考虑其ESR和布局后的阻抗纳入考量。使能控制同样可以将前级转换器的PGOOD电源良好信号或一个电压监控电路连接到PMIC的使能端在前级输入异常时提前通知PMIC关机。5.3 关于16MHz晶振的配置TPS65903x-Q1的16MHz晶振电路图7-6设计是另一个容易出错的点。负载电容晶振规格要求两端对地的总负载电容包括PCB寄生在9-11pF之间。常用的匹配方法是使用两个10pF的电容C1 C2。务必选择高精度、低漂移的NPO/C0G材质电容X7R/X5R电容的容值随直流偏压变化大会导致时钟频率不准。OSC16MCAP引脚这个引脚上的2.2µF滤波电容C3必须靠近芯片放置用于给内部振荡器电路提供清洁的电源对时钟抖动和起振可靠性至关重要。无晶振模式如果系统不需要高精度时钟可以通过OTP配置OSC16M_CFG位来禁用内部16MHz振荡器并将OSC16MIN引脚接地。这可以降低静态电流。但务必注意在此模式下如果VSYS_LO触发关断所有SMPS会立即被禁用无180µs延时。因此前述关于输入电容和掉电保护的设计更为关键。6. 常见问题排查与调试实录即使按照指南设计原型板调试阶段也可能遇到问题。以下是一些典型故障现象和排查思路问题1上电或重载时PMIC莫名重启或损坏。排查首先用差分探头测量疑似通道的SMPSx_IN-SMPSx_SW和SMPSx_SW-SMPSx_GND电压。很可能看到了超过7V的尖峰。解决检查输入电容是否真的紧贴芯片引脚距离3mm。检查功率回路特别是地回路是否使用了足够宽和短的走线并检查地平面是否完整。尝试在SMPSx_IN引脚最近处增加一个高质量的0.1µF高频陶瓷电容。问题2系统热插拔或关断时PMIC控制的某个处理器核心电源异常导致系统死机。排查监测VCC1电压在掉电时的波形。使用公式10复核VCC1引脚的总电容是否足够。计算时是否使用了最坏情况的负载电流和198µs的延时解决增加VCC1处的储能电容。检查前级电源的掉电时序确保PMIC的使能信号能提前于VCC1的跌落而被撤销。问题332.768kHz时钟输出CLK32KGO不准或不起振。排查检查晶振电路。用示波器高阻抗探头测量OSC16MIN和OSC16MOUT引脚波形幅度是否正常通常为几百mV的正弦波如果不起检查负载电容值是否准确可用电容表测量实际贴装值。PCB布线是否将晶振和两个负载电容包围在一个紧凑的地屏蔽中远离噪声源特别是SMPS的SW节点OSC16MCAP上的2.2µF电容是否遗漏或损坏问题4使用GPADC测量内部温度或电流时读数不稳定或偏差大。排查GPADC的参考电压GPADC_VREF引脚需要一个稳定的去耦电容通常100nF。确保该电容就近接地到安静的模拟地GND_ANA。注意数据手册中提到硅片版本1.3或更早的器件在GPADC软件转换模式SW mode下首次读取在热复位后可能不可靠。解决方案是在热复位后先执行一次“哑”读取并丢弃从第二次转换开始使用数据。同时冷复位事件发生在GPADC转换期间可能导致控制器锁死需参考TI应用手册《TPS65903x和TPS6591x器件中的GPADC使用指南》中的软件复位流程。问题5多相SMPS如SMPS12的POWERGOOD信号在轻载切换相位时误触发。排查这是已知行为。当多相SMPS从多相模式自动切换到单相模式以提升轻载效率时电流监测电路可能会短暂触发POWERGOOD信号。解决如果系统对此敏感可以通过SMPS_POWERGOOD_MASK1寄存器屏蔽该路SMPS作为POWERGOOD源或者在后级MCU的GPIO读取POWERGOOD信号时加入软件去抖debounce。7. 总结与个人体会设计基于TPS65903x-Q1这类高性能PMIC的系统远不止是连接电源和负载那么简单。它要求工程师具备跨领域的知识从开关电源的功率拓扑、控制逻辑到PCB布局中的高频信号完整性再到系统级的电源时序和故障保护。关于那个“1.8V”的警告我个人的深刻体会是它本质上是一个“系统级时序和能量完整性”问题。你不能只盯着PMIC本身必须把前级电源、PCB寄生参数、负载特性、甚至软件关断序列都纳入统一考量。计算输入电容时务必采用最保守的参数最大电流、最长延时、最低允许电压并在原型板上用差分探头进行实测验证。布局上要像对待一个高频RF电路一样对待每个SMPS的功率回路追求极致的低寄生参数。最后善用数据手册。TI的这份文档信息量巨大第7节应用信息、第9节布局以及第6.4.11节系统电压监控和POR生成是精华所在需要反复阅读并结合实际电路理解。每次阅读你可能都会有新的发现。记住稳健的电源设计是任何复杂电子系统成功的首要前提。在汽车电子领域这份严谨带来的可靠性提升是绝对值得投入的。