1. 从“一半”到“总和”阻塞灵敏度设计的全局视角上次我们聊到为了简化计算可以粗暴地认为本振相噪通过倒易混频贡献的噪声占到接收机总噪声功率的一半。这个方法在项目初期、手头信息有限时能快速框定一个大概的指标范围非常实用。但真到了要拍板定方案、签器件采购单的时候这种“一半”的估算就显得过于粗糙了。一个合格的射频系统工程师必须有能力把影响阻塞灵敏度的所有“噪声源”都摆到台面上算一笔总账。这就像装修房子预算不能只算建材费还得把人工、设计、辅料甚至可能的损耗都考虑进去。接收机设计也是如此本振相噪只是“建材”之一。热噪声、ADC时钟抖动、中频谐波、ADC自身的底噪甚至隔壁发射通道的“漏音”对于FDD系统都会往你的信号汤里撒“胡椒面”。我们的目标很明确在存在强阻塞信号比如隔壁频段有个大嗓门在喊的情况下确保所有这些噪声加起来不会淹没了我们想听的那个微弱的有用信号。这个“总噪声功率”必须严格小于协议规定的阻塞灵敏度门限与解调所需信噪比SNR的差值。今天我们就来把这个总账算清楚。2. 阻塞灵敏度“噪声贡献者”全家福要算总账首先得知道家里都有哪些“开销项”。对于一个典型的一次变频、中频带通采样接收机架构在阻塞测试场景下主要的噪声贡献来源可以归纳为以下六项。我会逐一解释它们的物理意义和计算方法你可以把它们看作六个必须填写的预算科目。2.1 科目一永远在场的背景音——热噪声这是接收机的本底噪声由器件本身的物理特性电阻的热运动决定。只要温度高于绝对零度它就存在。计算公式是通信工程师的入门公式热噪声功率 (dBm) -174 NF 10*lg(BW)-174 dBm/Hz这是室温290K下1Hz带宽内的热噪声谱密度一个物理常数。NF (dB)接收机的噪声系数。它表征了接收机自身在信号通路中额外添加了多少噪声。一个LNA低噪声放大器的主要使命之一就是尽可能降低这个值。BW (Hz)你关心的信号带宽。比如GSM是200kHzLTE可能是1.4MHz, 3MHz, 5MHz, 10MHz, 20MHz等。10*lg(BW)将谱密度每赫兹的功率积分到整个信号带宽上得到总的热噪声功率。实操心得这个值是接收机灵敏度的理论极限。任何设计其最终灵敏度都不可能优于这个值。在系统预算时通常会让热噪声贡献的功率比目标灵敏度低10dB以上为其他噪声源留出足够的“预算空间”。2.2 科目二本次的主角——接收本振相噪这就是上篇文章详细讨论的“倒易混频”效应。强阻塞信号与不干净的本振相位噪声边带混频将噪声搬移到中频通带内。其贡献的噪声功率为本振相噪贡献 (dBm) 阻塞信号电平 接收本振在偏移Δf处的相噪 10*lg(BW)阻塞信号电平 (dBm)协议规定的阻塞测试信号功率通常是一个远大于有用信号的强干扰信号放置在距离载波特定频偏Δf处。接收本振相噪 (dBc/Hz)在频偏Δf处本振信号的相位噪声谱密度。这是我们最终要推导的指标。10*lg(BW)同样将相噪谱密度积分到信号带宽BW上。注意事项这里的“阻塞信号电平”是折算到接收机输入口的功率。计算时务必使用正确的值。不同通信协议如GSM, WCDMA, LTE, NR对阻塞信号的电平、频偏都有非常详细且不同的规定。2.3 科目三数字域的时钟抖动——ADC采样时钟相噪很多人会忽略这一点。我们的中频信号最终要被ADC数字化这个采样过程本身也是一个“混频”过程。ADC的采样时钟如果不干净存在相位噪声其噪声边带会与中频信号其中包含了阻塞信号发生混频同样会将噪声折叠到基带内。其贡献公式与科目二惊人地相似ADC时钟相噪贡献 (dBm) 阻塞信号电平 采样时钟在偏移Δf处的相噪 10*lg(BW)核心原理从频谱搬移的角度看ADC采样就是一个以采样频率fs为间隔的频谱复制过程。采样时钟的相位噪声会导致这些复制频谱的“模糊”或“扩散”当存在强阻塞信号时这种扩散的噪声就会落入目标信号带宽内。因此一个低相噪的采样时钟与低相噪的本振同样重要。2.4 科目四非线性产生的“幽灵”——中频谐波混叠接收通道中的放大器、混频器等器件都不是理想的线性器件。当强阻塞信号通过时会产生非线性失真特别是会产生谐波2次、3次等。如果这些谐波成分恰好落在ADC的采样频带内经过ADC采样混叠后就会落到基带中形成噪声。其贡献为中频谐波混叠贡献 (dBm) 阻塞信号电平 - 中频谐波抑制比中频谐波抑制比 (dB)这衡量了接收通道对谐波失真特别是二阶、三阶交调的抑制能力。它主要由器件的线性度如IIP2, IIP3和滤波器特性决定。计算示例假设阻塞信号为-30dBm接收通道在阻塞信号频率处的二阶谐波抑制为-50dBc即比主信号低50dB那么由此产生的等效噪声功率就是 -30dBm (-50dB) -80dBm。注意这里没有10*lg(BW)项因为谐波产物本身已经是窄带信号其功率集中在特定频率上计算时通常直接使用其总功率。2.5 科目五ADC的“呼吸声”——ADC量化与电路底噪ADC并非理想器件它存在量化噪声和模拟电路固有的热噪声。这部分噪声构成了ADC的底噪。在阻塞场景下由于强信号存在接收通道的增益G可能处于一个较低的状态避免ADC饱和因此ADC底噪折算到输入口时会被放大。其计算公式为ADC底噪贡献 (dBm) ADC满刻度功率 - ADC大信号SNR - 10*lg(fs/2 / BW) - GADC满刻度功率 (dBm)ADC输入引脚在达到满量程0dBFS时所对应的射频功率。这需要根据ADC的输入电压摆幅和输入阻抗进行换算。ADC大信号SNR (dB)在接近满刻度输入时ADC数据手册给出的信噪比指标。这个值包含了量化噪声和模拟噪声。fsADC的采样频率。10*lg(fs/2 / BW)这是将ADC的噪声功率谱密度通常分布在0到fs/2的奈奎斯特带宽内积分到我们关心的信号带宽BW上。fs/2越大噪声谱密度越低积分到固定BW的噪声功率也越小。G (dB)从接收机输入口到ADC输入端的链路总增益在阻塞测试条件下此增益通常是受AGC控制后的一个固定值。避坑技巧务必使用“大信号SNR”而不是“小信号SNR”或“SFDR”。在阻塞测试条件下ADC的输入信号很强包含大阻塞信号其噪声特性更接近大信号工作状态。此外增益G的符号容易出错如果链路是衰减如加了衰减器避免饱和则G为负值公式中“-G”就变成了“ |G|”这意味着链路衰减反而把ADC底噪“放大”到了输入口对系统更不利。2.6 科目六来自“邻居”的干扰——发射泄漏噪声FDD系统专属对于频分双工FDD系统如WCDMA、LTE FDD发射和接收是同时进行的。即使有双工器隔离发射机的噪声特别是发射通道的宽带底噪还是会泄漏到接收频段。在阻塞测试时接收机本身已经很“吃力”这点泄漏噪声就可能成为压垮骆驼的最后一根稻草。其贡献为发射泄漏噪声贡献 (dBm) 发射机在接收频段的底噪 - 双工器隔离度发射机底噪 (dBm/Hz 或 dBm/BW)发射机功率放大器等在接收频段产生的噪声谱密度或积分噪声。双工器隔离度 (dB)双工器对从发射端口到接收端口信号的抑制能力。重要提示这一项是很多初期设计容易遗漏的尤其是在使用集成收发芯片Transceiver时需要仔细查阅芯片手册中关于“Tx Noise in Rx Band”的指标。3. 噪声预算的合成与指标验收现在我们有了六个噪声功率值单位都是dBm在指定带宽BW上。它们就像六个不同来源的电流最终要合并成一个总噪声电流。在功率领域我们需要将线性值mW相加而不是dB值直接相加。实操步骤将上述六个功率值P1, P2, ..., P6单位dBm分别转换为线性值mW。P_linear 10^(P_dBm / 10)将所有线性功率值相加得到总噪声功率的线性值。P_total_linear P1_linear P2_linear ... P6_linear将总线性功率转换回dBm。P_total_dBm 10 * lg(P_total_linear)得到了折算到接收机输入口的总噪声功率P_total_dBm后我们需要一个验收标准验收准则P_total_dBm 阻塞灵敏度要求 - 解调门限 (SNR_req)阻塞灵敏度要求协议规定的在存在阻塞信号时接收机需要能达到的灵敏度水平例如 -XX dBm。解调门限 (SNR_req)在特定调制编码方式MCS下接收机基带算法能正确解调信号所需的最低信噪比。这个不等式的意义是所有噪声源加起来其功率必须小于接收机在阻塞场景下所能容忍的最大噪声功率即灵敏度门限与解调所需信噪比的差值。满足了它阻塞灵敏度指标就能过关。场景化计算示例假设我们设计一个LTE接收机信号带宽BW10MHz解调门限SNR_req -1dB某些低阶调制阻塞灵敏度要求为-90dBm。那么允许的最大总噪声功率就是 -90dBm - (-1dB) -89dBm。 我们通过计算得到热噪声贡献-100 dBm本振相噪贡献-95 dBmADC时钟相噪贡献-102 dBm中频谐波贡献-105 dBmADC底噪贡献-98 dBm发射泄漏噪声-110 dBm假设为FDD将它们转换为线性值相加后得到P_total_dBm -88.6 dBm。 比较-88.6 dBm -89 dBm不满足要求。这说明我们的设计余量不足需要优化比如选择相噪更好的本振或时钟或者优化增益分配以降低ADC底噪的影响。4. 设计初期的快速估算与器件选型指南上面这套完整预算虽然精确但需要太多细节参数在项目立项初期芯片和器件都还没选型根本无法进行。这时我们往往需要快速给出一个本振相噪的“目标值”用于筛选芯片或锁相环PLL芯片。快速估算法则回顾上篇文章的简化公式我们当时让本振相噪贡献占总噪声的一半即-3dB。在完整模型中为了确保本振相噪不是瓶颈同时给其他五项噪声源留出充足预算我们可以采用一个更严苛的分配原则让本振相噪贡献仅使总噪声功率增加0.1 dB。根据噪声叠加公式当一个噪声源比总噪声低16 dB时它单独贡献的功率仅会使总功率增加约0.1 dB。因此快速估算公式可以修正为阻塞信号电平 本振相噪(Δf) 10*lg(BW) (阻塞灵敏度 - SNR_req) - 16整理得到本振相噪(Δf) (阻塞灵敏度 - SNR_req) - 阻塞信号电平 - 10*lg(BW) - 16这个公式计算出的本振相噪指标非常严格。用它去筛选器件基本上能保证在后续详细设计中本振相噪不会成为问题。这是一种“先紧后松”的设计策略为后续可能遇到的链路增益变化、滤波器插损增加等不可预见因素留出了宝贵的余量。器件选型实操拿到这个指标后你就可以去浏览ADI、TI、Maxim现属ADI、Skyworks等厂商的时钟发生器、PLLVCO芯片的数据手册了。重点关注其在目标频偏如100kHz, 1MHz, 10MHz处的相位噪声典型值。注意数据手册给出的相噪通常是在最佳配置、最佳电源和测试板环境下测得的。实际设计中电源噪声、参考时钟质量、环路滤波器设计、PCB布局都会恶化相噪。因此选型时最好留有3-5dB的余量。例如计算要求-150 dBc/Hz 1MHz偏移那么最好选择标称值在-153 dBc/Hz 或更优的芯片。5. 常见设计陷阱与调试排查实录即使做了完整的预算实际电路调试中还是会遇到各种问题。下面分享几个典型的“坑”和排查思路。5.1 陷阱一忽略了ADC时钟的“贡献”问题现象计算时本振相噪余量很大但实测阻塞灵敏度始终不达标总噪声比预算高几个dB。排查思路单独测试用纯净的信号源产生中频信号用待测的ADC采样时钟进行采样分析输出数据的频谱。观察在目标偏移处是否有抬高的噪声底。这可以排除本振的影响直接评估时钟质量。交叉验证用一个性能已知的、极低相噪的时钟源如高端信号发生器产生的时钟替换原来的ADC采样时钟重新测试阻塞灵敏度。如果指标明显改善问题就锁定在时钟链路上。检查时钟链路时钟分配芯片Clock Buffer的附加相噪、电源纹波对VCO的影响、时钟走线的串扰都是常见恶化点。用近场探头检查时钟路径附近是否有数字噪声耦合。5.2 陷阱二AGC增益设置不当导致ADC底噪恶化问题现象在小信号时灵敏度很好但一到有大阻塞信号的场景灵敏度就急剧下降。排查思路确认增益状态在阻塞测试条件下通过寄存器或测试点确认接收通道的增益G是否处于你预算时假设的值。很多时候AGC算法在强干扰下的增益控制策略与预期不符。重新核算将实际的增益G代入公式重新计算ADC底噪贡献。很可能因为实际增益比预算值低为了防饱和导致ADC底噪折算到输入口的功率变大从而超标。优化AGC策略与算法工程师沟通在保证ADC不饱和的前提下尽可能在阻塞场景下提高一点增益。或者选择一款在中等输入电平下SNR依然优异的ADC。5.3 陷阱三发射泄漏噪声在FDD系统中“偷袭”问题现象TDD模式测试一切正常切换到FDD模式后某些频点的阻塞灵敏度变差。排查思路静默发射测试让发射通道不发出任何信号只开启发射本振和功放偏置测试接收灵敏度。如果此时问题依旧说明是发射机本振泄漏或功放偏置电路的噪声问题。频谱分析仪直测在接收机输入口或双工器接收端口用频谱仪观察当发射机工作时接收频段内的噪声底是否被抬高。这是最直接的证据。检查双工器性能确认双工器的隔离度是否与规格书一致。高温、低温下的隔离度可能下降。检查Transceiver芯片配置有些收发芯片有专门的寄存器可以优化“Tx Noise in Rx Band”比如调整发射VCO的环路带宽或输出功率回退。5.4 系统联调问题速查表问题现象可能原因排查方向与工具阻塞灵敏度整体比预算差很多5dB1. 主要噪声源预算严重错误。2. 存在未计入的强噪声源如电源噪声、数字开关噪声耦合。1. 用频谱仪分段测量测输入口总噪声再逐级断开定位噪声引入点。2. 用低噪声电源给关键模块如本振、时钟、LNA单独供电看是否改善。3. 检查PCB看敏感模拟线路是否靠近数字总线、时钟线。仅在特定频偏的阻塞信号下变差1. 本振或时钟相噪在该频偏处存在“杂散”或“凸起”。2. 中频滤波器在该频点的抑制不足。1. 用相位噪声分析仪或高分辨率频谱仪直接测量本振和时钟信号在问题频偏处的相噪。2. 测量中频滤波器的带外抑制特性是否与仿真一致。测试结果不稳定时好时坏1. 电源纹波或负载瞬变影响。2. 温度漂移导致器件性能如滤波器中心频率、增益变化。3. 参考时钟不稳定。1. 用示波器监控关键电源轨的纹波尤其在射频芯片发射/接收切换瞬间。2. 进行高低温测试复现问题。3. 监测参考时钟的相位噪声和长期稳定性。射频接收机的设计尤其是高灵敏度和高抗干扰要求的设计是一个不断权衡和妥协的过程。阻塞灵敏度的预算就像一份严谨的财务计划迫使你把每一分“噪声开销”都考虑在内。从早期的快速估算确定关键器件指标到中期的详细预算验证系统可行性再到后期调试中对照预算排查问题这套方法论贯穿始终。我个人在实际项目中最大的体会是“留有余量”是保证项目顺利的最朴素也最有效的哲学。用-16dB而非-3dB的严苛条件去初定本振相噪指标就是为后续未知的风险买的一份保险。当PCB的损耗比仿真大一点、当电源噪声比评估高一点、当环境温度比实验室高一点时这点余量可能就是项目成功与失败的分水岭。最后所有的理论计算都需要最终的测试验证准备好你的频谱仪、信号源和相位噪声分析仪在实验室里亲手触摸这些“噪声”才是工程师能力成长的最终阶梯。